一种时间同步装置、方法及系统

发明专利无效专利

申请号：
CN201510140283.4
IPC分类号：G06F13/38
申请日期：
2015-03-27
申请人：
深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种时间同步装置、方法及系统
申请号	CN201510140283.4	申请日期	2015-03-27
法律状态	驳回	申报国家	中国
公开/公告日	2015-06-24	公开/公告号	CN104731736A
优先权	暂无	优先权号	暂无
主分类号	G06F13/38 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/38 信息传送，例如，在总线上进行的（G06F 13/14优先）〔4〕	IPC分类号	G;0;6;F;1;3;/;3;8查看分类表>
申请人	深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院	申请人地址	广东省深圳市福田区金田路4018号安联大厦27楼A02 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	深圳怡化电脑股份有限公司,深圳市怡化时代科技有限公司,深圳市怡化金融智能研究院	当前权利人	深圳怡化电脑股份有限公司,深圳市怡化时代科技有限公司,深圳市怡化金融智能研究院
发明人	蒋玉萍
代理机构	深圳市深软鸿皓知识产权代理有限公司	代理人	朱民

摘要

本发明涉及一种时间同步装置、方法及系统，所述装置包括设置于主控端的主芯片及设置于各从控端的子芯片，所述主芯片设有用于发送预设电平的通用输出端，所述子芯片设有用于接收预设电平的通用输入端，所述主芯片的通用输出端分别与各子芯片的通用输入端电连接。主芯片的通用输出端与各子芯片的通用输入端连接，可以得知从主芯片发送系统运行时间到各子芯片接收到系统运行时间的时间值，各子芯片根据自身的时间值，设置同步时间，无需额外设置多个电源续航装置，减少成本，通过子芯片自动启动计时，提高计时精度，同时减少同步时间的误差。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供