全数字低频锁相环

实用新型专利有效专利

申请号：
CN201520776349.4
IPC分类号：H03L7/085;H03L7/099
申请日期：
2015-10-07
申请人：
杭州锐达数字技术有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	全数字低频锁相环
申请号	CN201520776349.4	申请日期	2015-10-07
法律状态	授权	申报国家	中国
公开/公告日		公开/公告号
优先权	暂无	优先权号	暂无
主分类号	H03L7/085 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03L 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定（发电机的入H02P）〔3〕 H03L7/00 频率或相位的自动控制；同步（一般谐振电路的调谐入H03J；数字通信系统中的同步见H04类中的有关各组）〔3〕 H03L7/06 应用加到频率或相位锁定环上的基准信号的〔3〕 H03L7/08 锁相环的零部件〔3〕 H03L7/085 主要涉及频率或相位检波装置，包括对该装置输出信号的滤波或放大（H03L 7/10优先；一般频率或相位检波比较入H03D 3/00，H03D 13/00）〔5〕	IPC分类号	H;0;3;L;7;/;0;8;5;;;H;0;3;L;7;/;0;9;9查看分类表>
申请人	杭州锐达数字技术有限公司	申请人地址	浙江省杭州市西湖区西斗门路20号西斗门工业园区17号楼南3楼变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	杭州锐达数字技术有限公司	当前权利人	杭州锐达数字技术有限公司
发明人	陈磊;王振江;喻建国
代理机构	暂无	代理人	暂无

摘要

一种全数字低频锁相环，包括同时接收参考时钟和本地时钟信号并输出相位差及相位超前滞后信号的数字鉴相器、与所述数字鉴相器输出端相连接收相位差并根据相位差输出相应加减脉冲串的数字环路滤波器、与所述数字环路滤波器输入端相连检测所述环路滤波器的随机徘徊计数器的进位信号并输出控制锁相环是否锁定的控制信号的锁定检测器、与所述数字环路滤波器及所述锁定检测器输出端相连接受加减脉冲串和相位超前滞后控制信号调节并输出时钟频率相位的数字压控振荡器。采用本实用新型的全数字低频锁相环，可以明显的提高追踪速度，锁相时也能满足精度要求，同时，避免锁相环的输出抖动。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供