一种降低大规模集成电路中电路功耗的方法

发明专利无效专利

申请号：
CN200410038009.8
IPC分类号：H03K19/0948
申请日期：
2004-05-14
申请人：
清华大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种降低大规模集成电路中电路功耗的方法
申请号	CN200410038009.8	申请日期	2004-05-14
法律状态	权利终止	申报国家	中国
公开/公告日	2005-01-26	公开/公告号	CN1571279
优先权	暂无	优先权号	暂无
主分类号	H03K19/0948 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03K 脉冲技术（脉冲特性测量入G01R；用脉冲调制正弦波振荡的入H03C；数字信息的传输入H04L；利用对振荡周期进行计数或积分来检定两个信号相位差的鉴别器电路入H03D 3/04；与发生器类型无关的或者并非特指的电子振荡发生器或脉冲发生器的自动控制、起振、同步或稳定入H03L；编码、一般译码或代码转换入H03M）〔4〕 H03K19/00 逻辑电路，即，至少有两个输入作用于一个输出的（用于应用模糊逻辑的计算机系统的电路入G06N 7/02）；倒向电路 H03K19/02 按所用组件的特征进行区分的（H03K 19/003至H03K 19/0175优先）〔3，5〕 H03K19/08 应用半导体器件的（H03K 19/173优先；其中半导体器件仅是二极管整流器的入H03K 19/12）〔3〕 H03K19/094 应用场效应晶体管的〔3〕 H03K19/0944 应用MOSFET（H03K 19/096优先）〔5〕 H03K19/0948 应用CMOS〔5〕	IPC分类号	H;0;3;K;1;9;/;0;9;4;8查看分类表>
申请人	清华大学	申请人地址	北京市海淀区清华园变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	清华大学	当前权利人	清华大学
发明人	杨华中;汪玉;罗嵘;汪蕙
代理机构	北京清亦华知识产权代理事务所	代理人	罗文群

摘要

本发明涉及一种降低大规模集成电路中电路功耗的方法，属于CMOS集成电路设计技术领域。该方法首先将电路中的逻辑门的阈值设为低阈值，计算每一个逻辑门的延时和最大缓冲时间；根据计算结果重新分配上述电路中各个逻辑门的缓冲时间，使得逻辑门的缓冲时间大于该逻辑门的在低域值和已知高域值下的延时差；用设定的逻辑门高阈值替换上述逻辑门中缓冲时间大于逻辑门延时差的逻辑门阈值。本发明的方法，在保证电路的功能的前提下，最大幅度的降低了低阈值逻辑门的数量，进而降低了电路中泄漏电流所产生的功耗。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供