用于通过并行总线进行高速率数据传输的高效编码和解码架构

发明专利无效专利

申请号：
CN201680049800.X
IPC分类号：G06F13/42
申请日期：
2016-07-28
申请人：
高通股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	用于通过并行总线进行高速率数据传输的高效编码和解码架构
申请号	CN201680049800.X	申请日期	2016-07-28
法律状态	撤回	申报国家	暂无
公开/公告日	2018-04-17	公开/公告号	CN107924381A
优先权	暂无	优先权号	暂无
主分类号	G06F13/42 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/38 信息传送，例如，在总线上进行的（G06F 13/14优先）〔4〕 G06F13/42 总线传送协议，例如，信号的交接过程；同步〔4〕	IPC分类号	G;0;6;F;1;3;/;4;2查看分类表>
申请人	高通股份有限公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	高通股份有限公司	当前权利人	高通股份有限公司
发明人	S·库德卡;U·尼尔森
代理机构	上海专利商标事务所有限公司	代理人	段登新;李小芳

摘要

描述了促成多线并行总线上的数据传输/接收的系统、方法和装备。在一示例中，该装备从数据位的顺序序列中选择用于在多条并行总线线路上传输的多个数据位。对于多条并行总线线路中的每条总线线路，该装备将在当前时钟周期期间被选择用于在当前总线线路上传输的当前数据位的状态与同当前总线线路或毗邻当前总线线路的至少一条总线线路相关的一个或多个条件进行比较，其中该一个或多个条件包括在先前时钟周期期间分别在毗邻当前总线线路的两条总线线路上传送的两个数据位的状态，以及基于比较来确定是否要在当前总线线路上传送当前数据位。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供