一种整合处理器和硬件硅知识产权的单芯片系统

发明专利无效专利

申请号：
CN200810180763.3
IPC分类号：G06F13/36
申请日期：
2008-12-02
申请人：
凌阳科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种整合处理器和硬件硅知识产权的单芯片系统
申请号	CN200810180763.3	申请日期	2008-12-02
法律状态	权利终止	申报国家	中国
公开/公告日	2009-06-10	公开/公告号	CN101452431
优先权	暂无	优先权号	暂无
主分类号	G06F13/36 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/14 对互连或传送请求的处理〔4〕 G06F13/36 关于访问公共总线或总线系统的〔4〕	IPC分类号	G;0;6;F;1;3;/;3;6查看分类表>
申请人	凌阳科技股份有限公司	申请人地址	中国台湾新竹科学工业园区创新一路19-1号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	凌阳科技股份有限公司	当前权利人	凌阳科技股份有限公司
发明人	陈启民
代理机构	北京德琦知识产权代理有限公司	代理人	王一斌;王琦

摘要

本发明是有关于整合处理器和硬件SIP的单芯片系统。该单芯片系统包括：一处理器具有一处理器核心以执行多个处理器指令。一硬件SIP用以执行一预定运算，其具有一输入缓冲器和一输出缓冲器，其中，输入缓冲器可接收传送至硬件SIP并由硬件SIP执行预定运算的数据，输出缓冲器可暂存硬件SIP执行预定运算后所产生的数据。一区域数据总线接口使用一区域数据总线以连接处理器及硬件SIP，用以让处理器核心能经由区域数据总线接口而传送数据至硬件SIP的输入缓冲器，进而由该硬件SIP执行预定运算。本发明还提供了另一种整合处理器和硬件SIP的单芯片系统，使用本发明能够提升单芯片系统的整体效能。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供