换流阀控制设备的录波控制方法

1.一种换流阀控制设备的录波控制方法，其特征在于，该方法包括如下步骤：
(1)当阀控设备出现异常或需要保存数据时，FPGA启动故障录波，将原始录波数据存入扩展存储器中；
(2)当上位机需要读取数据时，通过FPGA将数据从扩展存储器中读出，缓存在双端口RAM中，通信管理处理器通过总线从双端口RAM中读取数据；
(3)通信管理处理器将从FPGA中读取的数据通过通信接口发送给上位机。
2.根据权利要求1所述的换流阀控制设备的录波控制方法，其特征在于：步骤(1)中触发录波启动有手动和自动两种方式：当手动启动录波时，由上位机下发启动指令，经通信管理处理器下发给FPGA进行启动；当采用自动启动录波时，根据阀控设备的工况进行自主设定，自主设定的条件为阀控设备控制模式发生变化或系统状态异常。
3.根据权利要求1所述的换流阀控制设备的录波控制方法，其特征在于：当录波未启动时，数据在录波未启动数据存储区循环覆盖存储；当录波启动时，首先需将启动时的时钟与启动地址写入扩展存储器，然后再对启动后的录波数据进行存储，录波启动后的数据在录波启动数据存储区存储，直至本次录波启动数据存储区写满为止；当一次录波完成时，地址跳转到下次录波未启动时的数据存储区处再次开始循环覆盖存储。
4.根据权利要求1所述的换流阀控制设备的录波控制方法，其特征在于：上位机将从通信管理处理器接收的数据文件生成标准格式的故障录波文件。
5.根据权利要求1～4任意一项所述的换流阀控制设备的录波控制方法，其特征在于：
该阀控设备还具有扩展存储器的录波数据清除及查询功能。

换流阀控制设备的录波控制方法\n技术领域\n[0001] 本发明属于电力系统的高压直流输电领域，具体涉及一种高压直流输电换流阀控制设备及录波控制方法。\n背景技术\n[0002] 录波装置称为电力系统的“黑匣子”，是电力设备监测必不可少的安全自动装置，它可以在设备故障时自动记录故障前后的系统状况和运行参数，为故障诊断和排查提供重要依据。具体到高压直流输电领域，阀控设备作为换流阀的最底层控制设备，主要由CPU与FPGA连接组成，其控制功能主要为根据控制系统发送过来的控制信号产生触发换流阀的所需触发脉冲信号，所处理信号信息均为数字量信号。在阀控设备中增加录波功能，所记录的信息应能准确反映控制系统的控制时序、阀控设备运行状态和阀控设备对换流阀的触发时序等，以便在在现场联调和系统实验阶段帮助查找系统故障原因，尤其是在极控系统与阀控设备之间难以定位故障原因位置时，可提供可靠有力的证据来定位故障原因。\n[0003] 此外，鉴于目前投运的直流输电工程中，除了阀控设备外，其它设备直接或者间接皆可通过故障录波功能回放控制过程，阀控设备增加录波功能显得十分有必要，在阀控设备增加故障录波功能后，对于整站的事故后故障分析，定位事故起因，寻找解决方案将起到更加便利的作用，而目前在高压直流换流阀领域还没有出现具有故障录波功能的换流阀控制设备。\n发明内容\n[0004] 本发明的目的是提供一种高压直流输电换流阀控制设备，以解决现有阀控设备不具备故障录波功能的问题，同时提供一种使用该控制设备的录波控制方法。\n[0005] 为了实现以上目的，本发明高压直流输电换流阀控制设备所采用的技术方案是：\n包括相互连接的CPU与具有录波功能的FPGA，FPGA连接有一个扩展存储器和一个通信管理处理器，所述通信管理处理器设置有用于与上位机连接、上传录波数据的通信接口，该通信管理处理器还设有用于扩展的存储器接口；当阀控设备出现异常或需要保存数据时，FPGA启动故障录波，将原始录波数据存入扩展存储器中；当上位机需要读取数据时，通过FPGA将数据从扩展存储器中读出，缓存在FPGA的双端口RAM中，通信管理处理器通过总线从双端口RAM中读取数据，通过通信接口发送给上位机。\n[0006] 所述通信管理处理器上设有用于设置地址的地址拨码开关。\n[0007] 所述通信管理处理器为ARM，DSP或者单片机；所述通信接口为以太网接口或USB接口。\n[0008] 所述扩展存储器为SDRAM，暂存存储器为flash存储器。\n[0009] 该换流阀控制设备采用控制板卡，所述控制板卡的面板上设有录波投入开关、手动启动录波按钮和手动清空flash存储器按钮。\n[0010] 本发明换流阀控制设备的录波控制方法所采用的技术方案是：该方法包括如下步骤：\n[0011] (1)当阀控设备出现异常或需要保存数据时，FPGA启动故障录波，将原始录波数据存入扩展存储器中；\n[0012] (2)当上位机需要读取数据时，通过FPGA将数据从扩展存储器中读出，缓存在双端口RAM中，通信管理处理器通过总线从双端口RAM中读取数据；\n[0013] (3)通信管理处理器将从FPGA中读取的数据通过通信接口发送给上位机。\n[0014] 步骤(1)中触发录波启动有手动和自动两种方式：当手动启动录波时，由上位机下发启动指令，经通信管理处理器下发给FPGA进行启动；当采用自动启动录波时，根据阀控设备的工况进行自主设定，自主设定的条件为阀控设备控制模式发生变化或系统状态异常。\n[0015] 当录波未启动时，数据在录波未启动数据存储区循环覆盖存储；当录波启动时，首先需将启动时的时钟与启动地址写入扩展存储器，然后再对启动后的录波数据进行存储，录波启动后的数据在录波启动数据存储区存储，直至本次录波启动数据存储区写满为止；\n当一次录波完成时，地址跳转到下次录波未启动时的数据存储区处再次开始循环覆盖存储。\n[0016] 上位机将从通信管理处理器接收的数据文件生成标准格式的故障录波文件。\n[0017] 该阀控设备还具有扩展存储器的录波数据清除及查询功能。本发明的高压直流输电换流阀控制设备及录波控制方法是基于现有的换流阀控制设备并保证阀控设备原所有功能不受任何影响的基础上增加录波功能，实现对阀控设备内部状态信号、控制系统到阀控设备的触发脉冲信号、阀控设备发向换流阀的触发脉冲信号的记录，实现数据采集，启动录波，录波数据原始文件的生成，并在阀控设备内部扩展快速扩展存储器设备用于录波原始数据文件暂存；在阀控设备中增加通信管理处理器和数据存储芯片，进行录波数据的存储和录波数据的通信，将原始录波数据发送到上位机，上位机接收阀控设备发送过来的录波原始数据文件。在阀控设备增加故障录波功能后，对于整站的事故后故障分析，定位事故起因，寻找解决方案将起到了更加便利的作用。本发明的控制设备及录波控制方法采用FPGA和通信管理处理器分别实现录波数据的记录和与上位机的通信，各司其职，提高了处理速度，保证了设备运行的稳定性。\n附图说明\n[0018] 图1是发明阀控设备的系统原理框图；\n[0019] 图2是本发明软件模块结构图；\n[0020] 图3是FPGA的工作流程图；\n[0021] 图4是录波原始数据定义示意图；\n[0022] 图5是通信管理处理器与FPGA数据交换流程图；\n[0023] 图6是通信管理处理器与上位机数据通讯流程图；\n[0024] 图7是原始录波数据处理流程图；\n[0025] 图8是SDRAM.读地址流程图；\n[0026] 图9是双端口RAM读入读出地址图。\n具体实施方式\n[0027] 下面结合附图及具体的实施例对本发明进行进一步介绍。\n[0028] 录波功能即是对实现对阀控与阀、阀控与控制系统之间接口信号、阀控工作状态信号的记录进行监测和记录。本实施例所涉及到的换流阀控制设备在本领域内通常可以叫做换流阀控制系统，也可以叫做阀控设备或阀控系统。\n[0029] 如图1所示为本发明高压直流输电换流阀控制设备的原理框图，由图可知，该系统包括相互连接的CPU与具有录波功能的FPGA，FPGA连接有一个扩展存储器和一个设置有用于上传录波数据的通信接口的通信管理处理器，通信管理处理器还连接有用于暂存录波数据的暂存存储器。\n[0030] 如图2所示为本实施例的软件模块结构图，FPGA包括录波故障启动模块、扩展存储器写地址及写数据产生模块、扩展存储器读地址产生模块、扩展存储器读写模块、双端口RAM数据存取模块和FPGA与通信管理处理器接口模块，当阀控设备出现异常或需要保存数据时，FPGA启动故障录波，将原始录波数据存入扩展存储器中；当上位机需要读取数据时，通过FPGA将数据从扩展存储器中读出，缓存在FPGA的双端口RAM中，通信管理处理器通过总线从双端口RAM中读取数据，通过通信接口发送给上位机。\n[0031] 本实施例该换流阀控制设备采用控制板卡，在阀控设备控制板卡上通过扩展SDRAM的方式增加存储容量缓存SDRAM，由FPGA用来实现故障录波的启动、故障录波原始数据文件的组织与生成，并将录波数据缓冲到缓存SDRAM中。\n[0032] 本实施例的暂存存储器采用flash存储器，通信管理处理器处理器用来将FPGA生成的录波原始数据文件转存到扩展的flash存储器，实现数据文件的暂存，并通过通信管理处理器控制扩展标准以太网口，实现数据文件的上传功能。\n[0033] 通信管理处理器采用ARM，DSP或者单片机；在阀控设备控制板卡上增加通信接口，通信接口采用以太网接口或USB接口。\n[0034] 在控制板卡的面板上设有录波投入开关、手动启动录波按钮和手动清空flash存储器按钮，以方便调试启动录波和清理flash上暂存的不需要分析的录波数据文件，同时可以验证录波功能对阀控设备原控制功能的影响。\n[0035] 在通信管理处理器上增加地址拨码开关，设置通信管理处理器的地址，用于实现多个阀控机箱与上位机相连接。\n[0036] 本发明换流阀控制设备的录波控制方法工作流程如图3所示，包括如下步骤：\n[0037] (1)当阀控设备出现异常或需要保存数据时，FPGA启动故障录波，将原始录波数据存入扩展存储器中；\n[0038] 录波的启动条件根据控制和系统分析的需要进行设置，启动判定是对故障做初步的判定以决定是否启动录波，录波的启动要求准确，快速。根据直流输电工程系统分析的需要，在本实施例中触发录波启动有手动和自动两种方式：当手动启动录波时，由上位机下发启动指令，经通信管理处理器下发给FPGA进行启动；当采用自动启动录波时，根据阀控设备的工况进行自主设定，设定录波条件为：阀控设备控制模式发生变化或系统状态异常，即在阀控设备进入预检模式、解锁、闭锁以及出现接口信号异常或系统故障、跳闸时启动录波，而每种情况下的采样时间也会因启动条件的不同而有所差异。\n[0039] 录波原始数据文件的生成过程如下：根据故障录波的标准要求，要完整记录故障过程录波数据需要包含故障前一段时间系统状态数据和故障后一段系统状态数据。为了记录故障启动前一段时间系统状态数据需要开辟一个系统采样数据缓冲区，以缓存故障点时间以前的采集数据，如发生了启动录波，则将缓冲区的数据作为录波数据文件保存，否则实时更新该缓冲区数据，以保证所缓冲数据为当前时间之前一段时间的采样数据。这里以缓冲录波启动时间前10毫秒时间采样数据，1MHZ的采样频率，32通道计，需要的缓冲区容量为40K字节，320Kbit。\n[0040] 如图4所示，录波原始数据文件预定格式为：以没有分隔符的二进制格式保存，次序依次为启动故障录波的时间、采样点数、第一次采样点各个采样通道的信号值、第二次采样点各个采样通道的信号值，直到最后一次采样点各个采样通道的信号值。\n[0041] (2)当上位机需要读取数据时，通过FPGA将数据从扩展存储器中读出，缓存在FPGAIP核开辟的双端口RAM中，通信管理处理器通过总线利用中断的方式从双端口RAM中读取数据；\n[0042] 本实施例的通信管理处理器与FPGA进行数据交换读取录波数据文件时，由FPGA作为主控设备，即由FPGA在闲暇时主动提出发送数据，通信管理处理器时刻监测是否有数据需要接收，如果在发送一个数据文件中间，出现了新的启动条件，FGPA控制器在有能力继续缓冲一个数据文件的条件下可以中断发送，保存好现场后，去响应新的启动录波，在新的录波结束后，恢复现场，继续以前的数据传送，其数据交换模式如图5所示。\n[0043] (3)通信管理处理器将FPGA上传的数据通过通信接口发送给上位机：通信管理处理器与上位机的数据交换主要是通过扩展的通信接口，供上位机格式转换，生成标准的故障录波格式文件并保存。通信管理处理器与上位机的数据传输模式如图6所示。\n[0044] 上位机的功能如下：(1)实现与通信管理处理器通过通信接口的通讯；(2)从通信管理处理器接收录波原始数据文件；(3)根据从通信管理处理器接收的数据文件生成标准格式的故障录波文件并保存到上位机的文件系统。\n[0045] 本实施例的扩展存储器选用SDRAM，通信管理处理器选用ARM处理器，如图7所示为录波数据处理流程图，由图可知，在上电后，FPGA及扩展存储器SDRAM首先完成初始化工作。初始化工作完成后，FPGA开始对SDRAM写入录波未启动时的32路端口数据。\n[0046] 如图2所示为本实施例的软件模块结构图，对各模块的工作原理如下：\n[0047] 1、SDRAM写地址及数据产生模块：当录波未启动时，数据在录波未启动数据存储区循环覆盖存储；当录波启动时，首先需将启动时的时钟与启动地址写入扩展存储器，然后再对启动后的录波数据进行存储，录波启动后的数据在录波启动数据存储区存储，直至本次录波启动数据存储区写满为止；当一次录波完成时，地址跳转到下次录波未启动时的数据存储区处再次开始循环覆盖存储。\n[0048] SDRAM写地址及数据产生模块主要根据送入模块中的录波启动状态信号，录波次数信号确定录波数据的具体存储地址，将此地址送出给SDRAM读写模块。\n[0049] 2、SDRAM读地址产生模块：ARM下发读数据命令后，会下发读数据的开始地址和结束地址给FPGA。读地址产生模块根据发送的地址范围，将地址一个一个发送给读写模块，进行数据的读操作。为了实现数据的读操作与地址一一对应，在同时满足以下条件时，读地址产生模块开始输出读地址。\n[0050] (1)SDRAM录波启动信号无效；(2)双端口RAM未写满。\n[0051] 满足上述条件后，需将控制SDRAM的读写控制信号至写无效(0)，读有效(1)，FPGA将ARM下发的读地址依次送入SDRAM，其具体流程如图8所示。\n[0052] 3、SDRAM读写模块：当对SDRAM读写模块进行操作时需送入模块的参数为：\n[0053] \n参数 功能\nclk_i, 系统时钟\ndram_clk_i, SDRAM时钟，100MHZ或133MHZ\n[0054] \nrst_i, 复位信号\ndll_locked, SDRAM片选控制信号\naddr_i, 读写数据地址\ndat_i 写状态时，写入数据\nwe_i 读写状态高电平为写，低电平为读\nstb_i, SDRAM状态，高电平为空闲\ncyc_i 预留控制信号，正常读写为高电平\n[0055] SDRAM读写模块输出参数为：\n[0056] \n[0057] 当SDRAM读写模块的读写状态控制信号we_i为高电平时，模块根据送入地址寄存器addr_i,的地址，将数据寄存器dat_i中的数据写入SDRAM；当we_i为低电平时，模块根据送入地址寄存器addr_i,的地址，将对应地址的数据读出到输出寄存器dat_o。\n[0058] 4、双端口RAM数据存取模块：本实施例中开辟的双端口RAM的大小为256*16b,主要是用来缓存录波数据。ARM下发所读数据的开始地址和结束地址，FPGA接收到命令后将对应的SDRAM中的数据读取到双端口RAM中，双端口RAM写满后，发送中断命令通知RAM读取录波数据。如果RAM写满后，未能将下发的对应地址范围的数据读完，则当ARM将双端口RAM中的数据读完后，继续将SDRAM中的数据读取至双端口RAM，直到将ARM所要求的地址范围的数读完。\n[0059] 双端口RAM在进行写操作时，每次写入32b；读操作时，每次读取16b.具体双端口RAM读入读出地址如图9所示。\n[0060] 5、SDRAM清除、退出及录波查询模块：\n[0061] (1)当ARM发送清除指令至FPGA时，FPGA需完成以下操作：\n[0062] 1>存储录波次数寄存器置0；\n[0063] 2>存储录波当前缓冲区编号寄存器置0；\n[0064] 以上操作完成后，将清除结果通知ARM。\n[0065] (2)当ARM发送录波查询指令至FPGA时，FPGA需完成以下操作：\n[0066] 1>存储录波次数寄存器内容上传给ARM；\n[0067] 2>存储录波当前缓冲区编号寄存器内容上传给ARM。\n[0068] 6、FPGA与ARM接口模块：FPGA与ARM接口模块主要是FPGA控制器通过数据总线，向ARM发送或接收录波数据和控制指令。本实施例用到的地址总线为10根，完全可以满足交互数据和命令的需求。具体地址总线定义如下表所示：\n[0069] \n[0070] \n[0071] 本实施例的通信接口提供了以太网接口和USB接口的形式，当然也可以采用RS232，光纤等接口形式，该类似变换为本领域技术人员的常用技术手段，落在本发明保护范围内。