一种功率半导体器件及其制备方法

发明专利有效专利

申请号：
CN202011637491.2
IPC分类号：H01L21/331;H01L21/336;H01L29/739;H01L29/78;H01L29/423
申请日期：
2020-12-31
申请人：
北京燕东微电子科技有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种功率半导体器件及其制备方法
申请号	CN202011637491.2	申请日期	2020-12-31
法律状态	实质审查	申报国家	中国
公开/公告日	2021-05-18	公开/公告号	CN112820645A
优先权	暂无	优先权号	暂无
主分类号	H01L21/331 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备〔2，8〕 H01L21/02 半导体器件或其部件的制造或处理〔2，8〕 H01L21/04 至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层〔2〕 H01L21/18 器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料〔2，6，7〕 H01L21/328 制造双极型器件，例如二极管、晶体管、晶闸管的台阶式工艺〔5〕 H01L21/33 包括3个或更多电极的器件〔5〕 H01L21/331 晶体管〔5〕	IPC分类号	H;0;1;L;2;1;/;3;3;1;;;H;0;1;L;2;1;/;3;3;6;;;H;0;1;L;2;9;/;7;3;9;;;H;0;1;L;2;9;/;7;8;;;H;0;1;L;2;9;/;4;2;3查看分类表>
申请人	北京燕东微电子科技有限公司	申请人地址	北京市大兴区北京经济技术开发区文昌大道8号1幢4层4D15 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	北京燕东微电子科技有限公司	当前权利人	北京燕东微电子科技有限公司
发明人	周源;方宇;王超;朱林迪;常东旭;梁维佳
代理机构	北京新知远方知识产权代理事务所（普通合伙）	代理人	马军芳;张艳

摘要

本申请实施例中提供了一种功率半导体器件及其制备方法，所述功率半导体器件的制备方法包括：在半导体基板中形成沟槽栅型MOS结构，所述沟槽栅型MOS结构包括体区、第一沟槽、第二沟槽、第一绝缘层、第二绝缘层、第三绝缘层、第一多晶硅、第二多晶硅、源区、第四绝缘层以及第五绝缘层；沉积停止层；在所述停止层表面沉积层间介质层；对所述层间介质层、所述停止层、所述第三绝缘层以及所述第五绝缘层进行刻蚀；对所述第一沟槽周围的体区和所述第二多晶硅进行刻蚀；对所述第一沟槽周围的体区表面进行掺杂。采用本申请中的方案，可以通过在主单元区域统一制作导电层实现电极的引出，从而减小工艺控制难度，提高成品率，减小制造成本。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供