双算术逻辑单元精简指令集8位微控制器

发明专利无效专利

申请号：
CN200510041649.9
IPC分类号：G06F9/318;G06F9/38
申请日期：
2005-01-20
申请人：
西安电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	双算术逻辑单元精简指令集8位微控制器
申请号	CN200510041649.9	申请日期	2005-01-20
法律状态	权利终止	申报国家	中国
公开/公告日	2006-05-03	公开/公告号	CN1766834
优先权	暂无	优先权号	暂无
主分类号	G06F9/318 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F9/00 程序控制设计，例如，控制单元（用于外部设备的程序控制入G06F13/10）〔1，4，2006.01，2018.01〕 G06F9/06 使用存储的程序，即使用处理设备的内部存储来接收程序或者保留程序〔1，2006.01〕 G06F9/30 与执行机器指令相关的设计，例如指令译码（用于执行微指令的入G06F9/22；）〔3，2006.01，2018.01〕 G06F9/318 利用操作扩充或修改的〔5〕	IPC分类号	G;0;6;F;9;/;3;1;8;;;G;0;6;F;9;/;3;8查看分类表>
申请人	西安电子科技大学	申请人地址	陕西省西安市太白路2号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安电子科技大学	当前权利人	西安电子科技大学
发明人	史江一;郝跃;马晓华;马佩军;刘锋
代理机构	陕西电子工业专利中心	代理人	王品华;黎汉华

摘要

本发明公开了一种双算术逻辑单元精简指令集8位微控制器。主要解决现有8位微控制器数据处理能力差，数据空间小的不足。采用在现有8位RISC结构的通用寄存器堆和通用算术逻辑单元ALU-1中，并列连接多功能寄存器堆和多功能算术逻辑单元ALU-2，并分别在原有RISC结构的指令译码器中设置比特定位器和比特操作判断器，在通用算术逻辑单元ALU-1中设置比特运算器的结构，通过多功能寄存器堆和多功能算术逻辑单元ALU-2耦合，增加8比特微处理器对多字节数据的运算能力和数据处理能力，并提供数据空间的寄存器寻址方式，扩大数据寻址空间。本发明的数据存储空间达到64M，16位运算指令的执行速度达到1.0IPC，可用于个人数字终端PDA，电子书，手写板，MP3，工业控制等领域。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供