图像传输装置

1.一种图像传输装置，其特征在于，包括发送端和接收端，
所述发送端包括信号选择器、极性统一模块、时钟域转换模块、相位同步编码模块，及多个高速串行发送器；
所述接收端包括多个高速串行接收器、相位同步模块和本地信号处理单元；
所述高速串行发送器和所述高速串行接收器的个数由图像信号的带宽确定；
所述信号选择器将被选择的图像信号发送至所述极性统一模块，所述极性统一模块将图像信号的场同步信号与行同步信号的极性统一为正极性或负极性，所述时钟域转换模块将极性统一后的图像信号转换到高速串行发送器并行数据输入时钟域，所述相位同步编码模块将同步控制码插入每一场的场同步头的开始位置替代图像数据，多个所述高速串行发送器将经过相位同步编码后的图像信号共同通过传输链路传输至多个所述高速串行接收器；
多个所述高速串行接收器将接收到的多路图像数据发送至所述相位同步模块，所述相位同步模块判断是否同时读出多路图像数据的同步控制码，若是则将多路图像数据发往所述本地信号处理单元，若否则对多路图像数据进行相位同步处理，再发往所述本地信号处理单元；
所述相位同步模块包括多个FIFO存储器和同步处理模块，每个FIFO存储器对应一路所述高速串行接收器，用于存储一路图像数据，所述同步处理模块从每个FIFO存储器读取同步控制码，若同时读出则判定多路图像数据同步，若不能同时读出则判定多路图像数据不同步，当其中一个FIFO存储器接收到下一个场周期发送的同步控制码时，复位所有FIFO存储器，复位完成后写入同步控制码之后的数据；
在所述相位同步模块中，当多个FIFO存储器中的数据数量同时大于设定的阈值时，所述同步处理模块同时读取多个FIFO存储器中的数据。
2.根据权利要求1所述的图像传输装置，其特征在于，
所述时钟域转换模块包括写控制模块、读控制模块和两个FIFO存储器：FIFO_a、FIFO_b；
所述写控制模块根据图像信号的行同步信号控制图像信号的奇数行写入到FIFO_a，偶数行写入到FIFO_b，所述读控制模块根据图像信号的行同步信号交替地从FIFO_a和FIFO_b中读取图像信号，当所述写控制模块写FIFO_a的时候，读控制模块读取FIFO_b，当所述写控制模块写FIFO_b时，所述读控制模块读取FIFO_a，两个FIFO存储器的宽度为场同步信号、行同步信号、数据有效信号和图像数据信号的宽度之和，深度大于待传输图像信号中最大分辨率图像的行总像素，所述写控制模块用图像信号的像素时钟进行写操作，所述读控制模块用高速串行发送器并行数据输入时钟进行读操作，从而完成图像信号时钟域转换。
3.根据权利要求2所述的图像传输装置，其特征在于，
在所述相位同步模块中，多个FIFO存储器的深度和所述阈值随着传输链路之间阻抗和长度之差的增加而增加。

图像传输装置\n技术领域\n[0001] 本发明涉及图像处理技术领域，特别是涉及一种图像传输装置。\n背景技术\n[0002] 在图像处理领域，常常需要将图像信号从一个处理单元传输到另一个处理单元。\n现阶段采用的方法一般是通过视频编码芯片，将图像信号编码后发送另一个处理单元的视频解码芯片，视频解码芯片将信号解码后供本地信号处理使用，这种方法通常需要额外增加视频编解码芯片，增加了产品的成本，同时传输图像的大小受视频编解码芯片带宽的限制。\n发明内容\n[0003] 基于上述情况，本发明提出了一种图像传输装置，以降低图像传输的成本，同时保证传输质量。为此，采用的方案如下。\n[0004] 一种图像传输装置，包括发送端和接收端，\n[0005] 所述发送端包括信号选择器、极性统一模块、时钟域转换模块、相位同步编码模块，及多个高速串行发送器；\n[0006] 所述接收端包括多个高速串行接收器、相位同步模块和本地信号处理单元；\n[0007] 所述高速串行接收器和所述高速串行接收器的个数与待传输图像信号的分辨率和帧率相适应；\n[0008] 所述信号选择器将被选择的图像信号发送至所述极性统一模块，所述极性统一模块将图像信号的场同步信号与行同步信号的极性统一为正极性或负极性，所述时钟域转换模块将极性统一后的图像信号转换到高速串行发送器并行数据输入时钟域，所述相位同步编码模块将同步控制码插入每一场的场同步头的开始位置替代图像数据，多个所述高速串行发送器将经过相位同步编码后的图像信号共同通过传输链路传输至多个所述高速串行接收器；\n[0009] 多个所述高速串行接收器将接收到的多路图像数据发送至所述相位同步模块，所述相位同步模块判断是否同时读出多路图像数据的同步控制码，若是则将多路图像数据发往所述本地信号处理单元，若否则对多路图像数据进行相位同步处理，再发往所述本地信号处理单元。\n[0010] 本发明图像传输装置，采用多路高速串行收发器同时传输一路图像信号，由于对高速串行收发器的带宽要求不高，可以使用低带宽的高速串行收发器进行传输，相比采用视频编解码芯片传输的方式，降低了成本。当输入图像数据带宽较高，如超高清分辨率信号，3D信号等，可以通过增加高速串行收发器的数量完成传输。本装置还在发送端对图像信号进行相位同步编码，在接收端采用相应的措施保证多路收发器之间相位同步，避免图像数据错位造成的花屏现象。\n附图说明\n[0011] 图1为本发明图像传输装置的结构示意图；\n[0012] 图2为本发明图像传输装置中时钟域转换模块的结构示意图；\n[0013] 图3为本发明图像传输装置中相位同步模块两个FIFO存储器的结构示意图；\n[0014] 图4为相位同步模块进行相位同步的流程示意图。\n具体实施方式\n[0015] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。\n[0016] 本发明的图像传输装置的结构如图1所示，发送端的多路图像信号通过信号选择器选择一路进行发送，被选择的图像信号输入到极性统一模块，由于不同的输入信号源，图像信号的场同步信号和行同步信号的极性可能不一样，为方便后端信号处理，需将场同步信号和行同步信号统一转换为正极性或负极性的。\n[0017] 极性转换后的图像信号输入到时钟域转换模块，由于输入的图像信号可以是各种分辨率的信号，不同分辨率的图像信号像素时钟是不一样的，而高速串行收发器在带宽一定的情况下，并行数据的输入时钟是确定的，为完成发送必须将输入的图像信号转换到高速串行收发器并行数据输入时钟域。\n[0018] 时钟域转换模块的结构如图2所示，包括一个写控制模块、两个FIFO和一个读控制模块，写控制模块根据输入图像数据的行同步信号控制图像数据的奇数行写入到FIFO_a，偶数行写入到FIFO_b，读控制模块根据输入图像数据的行同步信号交替地从FIFO_a和FIFO_b中读取图像数据，当写控制模块写FIFO_a的时候，读控制模块读取FIFO_b，当写控制模块写FIFO_b时，读控制模块读取FIFO_a。为保证图像信号（包括场同步信号，行同步信号，数据有效信号和图像数据信号）全部进行时钟域转换，两个FIFO的宽度都必须为场同步信号，行同步信号，数据有效信号和图像数据信号的宽度之和，深度必须大于输入图像信号中最大分辨率图像的行总像素，写控制模块用输入图像信号的像素时钟进行写操作，读控制模块用高速串行收发器并行数据输入时钟进行读操作，从而完成图像信号时钟域转换。\n[0019] 经过时钟转换的图像信号需进行相位同步编码，加入的同步控制码用于接收端对多路高速串行接收器接收到的数据相位进行同步。控制码在每一场的场同步头的开始位置替代图像数据，每路高速串行发送器同时发送相同的控制码。\n[0020] 相位同步编码后的图像信号由多路高速串行发送器通过传输链路传输到另一个信号处理单元的高速串行收发器接收端。需要多少路高速串行收发器由图像信号的带宽决定，高速串行收发器的带宽之和必须大于图像信号的带宽。由于线缆和PCB板上布线不可能保证两路链路的阻抗和长度等参数一致，对于高速数据可能会造成两路数据在接收端接收时不同步，从而导致图像信号数据错位。\n[0021] 接收端的高速串行接收器接收到图像信号后输入到相位同步模块，相位同步模块通过判断控制码是否同时从多路接收器端解出来完成同步。\n[0022] 相位同步模块的结构如图3所示，这里以两路高速串行收发器为例，相位同步模块包括两个FIFO。当两接收端接收到数据后分别写入到FIFO_0和FIFO_1，从图中可以看到FIFO_0对应的链路比FIFO_1对应的链路落后了一个时钟周期，FIFO_0为图像数据的高位，FIFO_1为图像数据的低位，从FIFO_0和FIFO_1中读出数据合并后会造成高低位错位，无法还原出图像。\n[0023] 相位同步模块按照图4所示的流程完成多个高速串行收发器链路的同步：\n[0024] 1、首先判断是否从FIFO_0和FIFO_1中同时读出同步控制码，如果同时读出说明两个链路是同步的，不做相位同步处理，由于同步控制码是在每一场场同步的开始位置以替代图像数据的方式插入的，这个时候，若所述极性统一模块将图像信号的场同步信号与行同步信号的极性统一为负极性，则场同步信号、行同步信号、图像数据有效信号和图像信号都为0，当接收到同步控制码时，可以认为接收到的数据为0，从而不影响图像信号数据恢复。若所述极性统一模块将图像信号的场同步信号与行同步信号的极性统一为正极性，则场同步信号和行同步信号为1，图像数据有效信号和图像信号仍为0，当接收到同步控制码时，可以认为接收到的数据中行同步信号和场同步信号数据位为1，其他位为0，同样不影响图像信号数据恢复。\n[0025] 2、如果不是同时读出同步控制码，说明两个链路不同步，使能写入端准备复位FIFO。\n[0026] 3、当FIFO_0写入端在接收到下一个场周期发送的同步控制码时，复位FIFO_0；当FIFO_0写入端在接收到下一个场周期发送的同步控制码时，复位FIFO_1；\n[0027] 4、复位完后马上写入紧跟同步控制码的数据。\n[0028] 5、当FIFO_0和FIFO_1中的数据数量同时大于设定的阈值时，同时读取FIFO_0和FIFO_1中的数据，保证从两个FIFO同时读取数据1，完成数据相位同步。\n[0029] 两个FIFO深度和读取阈值与两个链路的差别有关，如果两个链路阻抗和长度等参数相差越大，FIFO深度和读取阈值需设置越大。因为作为并行使用的高速串行收发器都会在硬件设计上做等长的设计，所以差别一般不会太大。\n[0030] 与现有技术相比，本图像传输装置的优点如下：\n[0031] 1、因为现阶段具有高速串行收发器的逻辑器件价格和没有高速串行收发器的相差不大，成本比增加视频编解码芯片低。\n[0032] 2、可以使用低带宽的高速收发器传输高带宽的图像信号数据，进一步降低了成本。\n[0033] 3、可以自动完成多路高速串行收发器数据相位同步，避免图像数据错位造成的图像花屏现象。\n[0034] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。