多核调度的高速并行低密度奇偶校验译码器及其译码方法

发明专利有效专利

申请号：
CN201710031380.9
IPC分类号：H03M13/11
申请日期：
2017-01-17
申请人：
清华大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	多核调度的高速并行低密度奇偶校验译码器及其译码方法
申请号	CN201710031380.9	申请日期	2017-01-17
法律状态	授权	申报国家	中国
公开/公告日	2017-06-30	公开/公告号	CN106911336A
优先权	暂无	优先权号	暂无
主分类号	H03M13/11 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03M 一般编码、译码或代码转换（用射流方法入F15C 4/00；光学模/数转换器入G02F 7/00；专用于特殊应用的编码、译码或代码转换见有关小类，例如G01D，G01R，G06F，G06T，G09G，G10L，G11B，G11C，H04B，H04L，H04M，H04N；专用于密码技术或涉及需要保密的其他目的的编码或译码入G09C）〔4〕 H03M13/00 用于检错或纠错的编码、译码或代码转换；编码理论基本假设；编码约束；误差概率估计方法；信道模型；代码的模拟或测试（用于模/数，数/模或代码转换的检错或纠错入H03M 1/00至H03M 11/00；专用于数字计算机的入G06F 11/08，用于基于记录载体和传感器之间相对运动的信息存储器入G11B，例如G11B 20/18，用于静态存储器的入G11C）〔4，7〕 H03M13/03 用数据表示中的冗余项检错或前向纠错，即码字包含比源字更多的位数〔7〕 H03M13/05 应用分组码，即与预定信息位编号相连的预定校验位编号〔7〕 H03M13/11 应用多位奇偶校验位的〔7〕	IPC分类号	H;0;3;M;1;3;/;1;1查看分类表>
申请人	清华大学	申请人地址	北京市海淀区清华园1号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	清华大学	当前权利人	清华大学
发明人	殷柳国;张远东;葛广君
代理机构	北京清亦华知识产权代理事务所（普通合伙）	代理人	廖元秋

摘要

本发明涉及多核调度的高速并行低密度奇偶校验译码器及其译码方法，属于无线通信技术领域。该译码器包括依次相连的数据缓存模块、多核调度模块，以及由多个译码核组成的LDPC并行译码核；该方法为待译码字流由多核调度模块根据后端并行译码核的工作状况，将单个码字长度的待译码字分配给完成译码的处于空闲状态的译码核，由多核调度模块检验该译码核是否已经译码完成，若符合译码结果校验，则输出译码结果至多核调度模块，译码结束后多核调度模块根据码字分配顺序，并按照相同顺序将各译码核的译码结果统一输出至数据缓存模块，数据缓存模块将译码数据输出。本发明通过增加新型多核调度模块，有效提升译码器的运算效率和译码速率。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供