脑机接口BCI设备的架构方法、装置、终端及介质

发明专利有效专利

申请号：
CN202110596857.4
IPC分类号：G06F3/01;G06F9/38;G06F15/78
申请日期：
2021-05-28
申请人：
北京脑陆科技有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	脑机接口BCI设备的架构方法、装置、终端及介质
申请号	CN202110596857.4	申请日期	2021-05-28
法律状态	实质审查	申报国家	中国
公开/公告日	2021-10-01	公开/公告号	CN113467609A
优先权	暂无	优先权号	暂无
主分类号	G06F3/01 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F3/00 用于将所要处理的数据转变成为计算机能够处理的形式的输入装置；用于将数据从处理机传送到输出设备的输出装置，例如，接口装置〔4〕 G06F3/01 用于用户和计算机之间交互的输入装置或输入和输出组合装置（G06F 3/16优先）〔8〕	IPC分类号	G;0;6;F;3;/;0;1;;;G;0;6;F;9;/;3;8;;;G;0;6;F;1;5;/;7;8查看分类表>
申请人	北京脑陆科技有限公司	申请人地址	北京市海淀区中关村东路1号院8号楼三层B201A-2 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	北京脑陆科技有限公司	当前权利人	北京脑陆科技有限公司
发明人	卢树强;夏威;王晓岸
代理机构	暂无	代理人	暂无

摘要

本申请公开了一种脑机接口BCI设备的架构方法、装置、终端及介质。其中方法包括：基于脑机接口BCI设备所采用的FPGA芯片，确定预配置在FPGA芯片上的精简指令集RISC‑V的内核框架；依据内核框架在FPGA芯片上进行底层架构部署；在FPGA芯片上部署对脑电信号进行预处理的算法，以使脑机接口BCI设备在完成对脑电信号的预处理后发送至目标设备。本申请通过设置指令数量少的RISC‑V的内核框架，不仅起到了缩小FPGA芯片的内核面积，降低FPGA芯片的功耗的效果，还因RISC‑V的内核框架的开源性，既降低了脑机接口BCI设备成本，又实现了脑机接口BCI设备进行多通道同步采样的目的，最终达到通过脑机接口BCI设备和目标设备完成对脑电信号的分析目的。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供