应用于TDI-CIS的时域累加方法及累加器

发明专利有效专利

申请号：
CN201310492807.7
IPC分类号：H04N5/235;H04N5/353;H04N5/378
申请日期：
2013-10-18
申请人：
天津大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	应用于TDI-CIS的时域累加方法及累加器
申请号	CN201310492807.7	申请日期	2013-10-18
法律状态	授权	申报国家	中国
公开/公告日	2014-01-29	公开/公告号	CN103546695A
优先权	暂无	优先权号	暂无
主分类号	H04N5/235 ? IPC结构图谱： H 电学 H9 电学 H04 电通信技术 H04N 图像通信，如电视 H04N5/00 电视系统的零部件（扫描部件或其与供电电压产生的组合入H04N 3/00）〔4，2011.01〕 H04N5/222 电视演播室线路；电视演播室装置；电视演播室设备〔4〕 H04N5/225 电视摄像机〔4〕 H04N5/235 补偿物体亮度变化的电路〔4〕	IPC分类号	H;0;4;N;5;/;2;3;5;;;H;0;4;N;5;/;3;5;3;;;H;0;4;N;5;/;3;7;8查看分类表>
申请人	天津大学	申请人地址	天津市南开区卫津路92号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	天津大学	当前权利人	天津大学
发明人	徐江涛;朱昆昆;姚素英;高静;史再峰
代理机构	天津市北洋有限责任专利代理事务所	代理人	刘国威

摘要

本发明涉及微电子学的模拟集成电路设计领域，为消除模拟域电路累加过程中的非理想效应，减小累加器电路的复杂度，降低整体电路的芯片面积和功耗，使累加器电路可应用在低功耗环境中，本发明采用的技术方案是，应用于TDI-CIS的时域累加器，包括像素阵列，还包括：采样保持开关S/H，采样开关Sn、VCDL压控延时线、PD相位检测电路、TDC电路、两个D触发器、三个反相器、计数器和寄存器；采用电路采样模拟电压信号和参考电压信号进行转换累加，转换累加的过程在时间域内完成，在完成预期累加级数之后由相位检测器完成累加时间的输出；随后计数器和TDC电路对此时间信号进行量化。本发明主要应用于模拟集成电路设计。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供