存储器件的柱结构以及方法

发明专利有效专利

申请号：
CN201180039614.5
IPC分类号：H01L21/8247;H01L27/115
申请日期：
2011-06-10
申请人：
科洛斯巴股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	存储器件的柱结构以及方法
申请号	CN201180039614.5	申请日期	2011-06-10
法律状态	暂无	申报国家	中国
公开/公告日	2013-05-01	公开/公告号	CN103081093A
优先权	暂无	优先权号	暂无
主分类号	H01L21/8247	IPC分类号	H;0;1;L;2;1;/;8;2;4;7;;;H;0;1;L;2;7;/;1;1;5查看分类表>
申请人	科洛斯巴股份有限公司	申请人地址	上海市浦东新区中国（上海）自由贸易试验区临港新片区环湖西二路888号C楼变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	昕原半导体（上海）有限公司	当前权利人	昕原半导体（上海）有限公司
发明人	S·B·赫纳
代理机构	北京鸿元知识产权代理有限公司	代理人	许向彤

摘要

一种形成存储器件的方法。所述方法提供具有表面区域的半导体基板。形成第一介电层覆盖所述半导体基板的表面区域。形成底层布线结构覆盖所述第一介电层，并且形成第二介电材料覆盖所述顶层布线结构。形成底层金属阻挡材料，以提供与所述底层布线结构的金属与金属接触。所述方法通过图案化并蚀刻包括所述底层金属阻挡材料、接触材料、开关材料、导电材料以及顶层阻挡材料的材料堆叠物形成柱结构。在蚀刻期间，无论是否将所述柱结构与所述底层布线结构对齐，所述柱结构均保持与所述底层布线结构的金属与金属接触。与所述底层布线结构成一个角度地形成顶层布线结构覆盖所述柱结构。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供