电路仿真器中Verilog-A模型的计算优化方法

发明专利有效专利

申请号：
CN201711391912.6
IPC分类号：G06F30/367
申请日期：
2017-12-21
申请人：
北京华大九天软件有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	电路仿真器中Verilog-A模型的计算优化方法
申请号	CN201711391912.6	申请日期	2017-12-21
法律状态	暂无	申报国家	中国
公开/公告日	2018-04-10	公开/公告号	CN107895096A
优先权	暂无	优先权号	暂无
主分类号	G06F30/367	IPC分类号	G;0;6;F;3;0;/;3;6;7查看分类表>
申请人	北京华大九天软件有限公司	申请人地址	广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼1001 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	深圳华大九天科技有限公司	当前权利人	深圳华大九天科技有限公司
发明人	阳杰;邵雪;吴大可;周振亚
代理机构	北京德崇智捷知识产权代理有限公司	代理人	王金双

摘要

一种电路仿真器中Verilog‑A模型的计算优化方法，其包括以下步骤：收集所有对雅可比矩阵有贡献的变量；将变量直接依赖的变量集展开，用展开的变量集替换被展开的变量；将变量直接依赖的变量集组合展开，获得该变量的直接依赖；对变量所有依赖层次展开，获得该变量的直接依赖；重复步骤2）至步骤4），对下一变量进行遍历优化，直至遍历所有变量。本发明的优化方法遍历所有对雅可比矩阵有贡献的变量，从局部和整体上通过对单个变量和其他变量之间的依赖进行选择性的展开，使得最终的变量依赖数量最少。本发明采用多维度多次迭代进行优化，优化比较彻底，效率提高非常明显。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供