三维存储器的制作方法

发明专利有效专利

申请号：
CN202010655141.2
IPC分类号：H01L27/1157;H01L27/11582
申请日期：
2020-07-09
申请人：
长江存储科技有限责任公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	三维存储器的制作方法
申请号	CN202010655141.2	申请日期	2020-07-09
法律状态	暂无	申报国家	中国
公开/公告日	2020-10-13	公开/公告号	CN111769121A
优先权	暂无	优先权号	暂无
主分类号	H01L27/1157 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件（其零部件入H01L 23/00，H01L 29/00至H01L 51/00；由多个单个固态器件组成的组装件入H01L 25/00）〔2，8〕 H01L27/02 包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的〔2〕 H01L27/04 其衬底为半导体的〔2〕 H01L27/10 在重复结构中包括有多个独立组件的〔2〕 H01L27/105 包含场效应组件的〔5〕 H01L27/112 只读存储器结构的〔5〕 H01L27/115 电动编程只读存储器；其多步骤制造方法〔5，2006.01，2017.01〕 H01L27/11563 具有电荷俘获栅极绝缘层的，例如，MNOS，NROM〔2017.01〕 H01L27/11568 以存储器核心区为特征的（三维布置H01L 27/11578）〔2017.01〕 H01L27/1157 具有单元选择晶体管的，例如，NAND〔2017.01〕	IPC分类号	H;0;1;L;2;7;/;1;1;5;7;;;H;0;1;L;2;7;/;1;1;5;8;2查看分类表>
申请人	长江存储科技有限责任公司	申请人地址	湖北省武汉市东湖新技术开发区未来三路88号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	长江存储科技有限责任公司	当前权利人	长江存储科技有限责任公司
发明人	徐伟;杨星梅;王健舻;吴继君;黄攀;周文斌;霍宗亮
代理机构	北京同立钧成知识产权代理有限公司	代理人	暂无

摘要

本发明提供了一种三维存储器的制作方法，属于半导体存储技术领域，其旨在解决对位于沟道孔底部的沟道结构进行开口时，损伤位于第一沟道孔和第二沟道孔连接处的功能层的问题；其在衬底的背面形成与沟道结构相对的第一通孔，并且在第一通孔内形成与沟道结构接触的半导体柱塞，从而沟道层通过半导体柱塞与衬底接触并形成电连接。本发明提供的三维存储器的制作方法，能够在实现衬底与沟道层电性连接的同时，可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，提高三维存储器的良率和可靠性。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供