具有局部熔断状态零功率吸收的熔断丝电路

1.一种熔断丝电路，其特征在于，具有第一端和第二端的可熔断链路；
第一和第二反相器，所述反相器中的每一个具有一个与所述第二端耦合的输 入，所述第一反相器具有一个第一输出，所述第二反相器具有一个第二输出，所述 第一和第二输出中的每一个具有一个第一逻辑电位和一个第二逻辑电位；
耦合在一地线和所述第一端之间的第一开关，所述第一开关具有耦合用来接 收所述第一输出的控制端，并具有当所述第一输出处于所述第一逻辑电位时的导通 状态；
耦合在一电源线和所述第二端之间的第二开关，所述第二开关具有耦合用来 接收所述第二输出的控制端，并具有当所述第二输出处于所述第二逻辑电位时的导 通状态；以及
一个耦合在所述电源线和所述第一开关的所述控制端之间的第一电容器，和 一个耦合在所述地线与所述第二开关的所述控制端之间的第二电容器。
2.如权利要求1所述的熔断丝电路，其特征在于，所述第一开关是一个N沟 道晶体管，而所述第二开关是一个P沟道晶体管。
3.如权利要求1所述的熔断丝电路，其特征在于，所述第一反相器包括一个 串联连接的N沟道晶体管和P沟道晶体管，所述N沟道晶体管的W/L比小于所述P 沟道晶体管的W/L。
4.如权利要求3所述的熔断丝电路，其特征在于，所述第二反相器包括一个 串联连接的N沟道晶体管和至少一个P沟道晶体管，所述N沟道晶体管的W/L比大 于所述至少一个P沟道的晶体管。

技术领域\n本发明总的涉及熔断丝电路，尤其涉及一种在局部熔断状态下具有零功率吸 收(power draw)的熔断丝电路。\n背景技术\n各种半导体应用中通常要采用熔断丝电路。随着半导体器件如存储器、可编 程逻辑器件等的存储密度继续增加，任一器件中有缺陷单元的发生率也随之增加。 除非能用某种方式校正这些缺陷，否则有缺陷半导体器件就会废弃，从而使产量降 低。校正这些缺陷的一种通用的方法是在器件中提供大量的冗裕单元。当检测到一 个有缺陷的单元时，可以用一个冗裕单元来取而代之。支持这些冗裕单元的电路通 常包括熔断丝电路，熔断丝电路含有选择性“熔断”以便启动一个或多个冗裕单元 的可熔断的链路。\n熔断丝电路也用来方便可编程逻辑器件(PLD)的编程。通常情况下，制造的PLD 中的逻辑单元具有缺省的(default)逻辑电平，而无论是处于逻辑HI(高)，还是处 于逻辑LO(低)。这是通过可熔断链路来完成的，这些链路或者使单元的输出与VCC 相连，或者与地相连。当一单元中的熔断链路熔断时，单元的输出反相。\n这样一些可熔断链路的重要考虑是它们都消耗功率。当熔断丝局部或不完全 熔断时，会存在特定的问题。结果是熔断丝两端上的电流路径，由于两个原因，它 是不要求的：第一，部分熔断丝会产生不确定的连接状态。根据局部熔断的熔断丝 的阻抗，周围电路会“看见”开路或短路。因此，器件的工作不会象所期望的那样。 第二，即使电路看见局部熔断的熔断丝两端上的开路电路，熔断丝两端上也会有电 流泄漏。电流大小可以是1μA或更大，它通常会增加采用冗裕电路典型应用时的 显著的电流吸收(draw)。\n我们所需要的是一种可以可靠提供完全“熔断”状态的熔断丝电路。并且要 求即使可熔断链路事实上局部熔断时，熔断丝电路就象它已完全熔断那样。\n发明内容\n本发明提供了一种熔断丝电路，其中，包括具有第一端和第二端的可熔断链 路；第一和第二反相器，所述反相器中的每一个具有一个与所述第二端耦合的输入， 所述第一反相器具有一个第一输出，所述第二反相器具有一个第二输出，所述第一 和第二输出中的每一个具有一个第一逻辑电位和一个第二逻辑电位；耦合在一地线 和所述第一端之间的第一开关，所述第一开关具有耦合用来接收所述第一输出的控 制端，并具有当所述第一输出处于所述第一逻辑电位时的导通状态；耦合在一电源 线和所述第二端之间的第二开关，所述第二开关具有耦合用来接收所述第二输出的 控制端，并具有当所述第二输出处于所述第二逻辑电位时的导通状态；以及一个耦 合在所述电源线和所述第一开关的所述控制端之间的第一电容器，和一个耦合在所 述地线与所述第二开关的所述控制端之间的第二电容器。\n附图说明\n附图中给出了本发明的较佳实施例。\n具体实施方式\n参照附图，按照本发明的熔断丝电路100包括可熔断元件110，其第一端与N 沟道晶体管144耦合，而其第二端与节点102耦合。N沟道晶体管144的漏极和源 极连接在熔断丝110的第二端和地之间。P沟道晶体管142的源极和漏极连接在VCC 和熔断丝110的第一端之间。\n第一反相器120耦合在熔断丝110的第一端和N沟道晶体管144的控制栅极 之间。电容器152耦合在VCC和晶体管144的控制栅极之间。第一反相器120包括 一个N沟道的晶体管，它比它的P沟道晶体管更弱。这在图中用与反相器120相关 的W/L比标记来表示。正如图中所表示的那样，P沟道器件的W/L比是4/.6，而N 沟道器件的W/L比是2/8。下面描述这些器件几何尺寸的意义。\n图中，第二反相器130是一个用虚线围起来的电路。第二反相器130耦合在 熔断丝110的第一端和P沟道晶体管142的控制栅极之间。第二电容器154耦合在 晶体管142的控制栅极和地之间。与第二反相器130的输出耦合的节点104表示熔 断丝110的状态，即，它是处于未经触动的状态，还是处于熔断状态。正象从图中 可以看到的那样，含有反相器130的P沟道晶体管132和134的W/L比(W/L＝2/8) 要比N沟道晶体管136的W/L比(W/L＝10/.6)小。\n我们要讨论熔断丝电路100工作的三种情况：熔断丝电路110未经触及时的 工作情况；熔断丝完全熔断时的工作情况；以及熔断丝局部熔断时的工作情况。首 先考虑熔断丝元件110未经触及时的情况。接通电源以后，电容器152开始充电， 从而使晶体管144导通，而电容器154一开始处于接地状态，这时它使晶体管142 导通。这就产生从VCC到熔断丝元件110的电流路径。然而，由于晶体管144 导通，从而节点102趋向于变成地电位，而使得反相器120的输出变成HI。这使 得晶体管144保持在导通状态。同时，晶体管132和134导通，从而使节点104 变成VCC。这使得结果是：(1)使晶体管142截止，以及(2)对电容器154充电， 使晶体管142保持截止状态。所以，在熔断丝元件110处于未经触及的稳定状态 下，晶体管144通过反相器120保持导通状态，而晶体管142通过反相器130保 持截止状态。然而，由于晶体管142处于截止状态，所以没有电流流过晶体管144。 另外，通过晶体管132和134的初始电流所持续的时间仅足以对电容器154充电， 随后，通过这些晶体管的电流即停止。输出节点160处的电位保持在VCC，而没有 熔断丝电路100的功率消耗。\n正如可以在图中所看到的W/L比那样，反相器120的N沟道器件比P沟道器 件弱。其效果是，在反相器将输出LO之前，使节点102必须得到的电位升高。其 原因是，即使未经触及的熔断丝具有某种阻抗(约为500欧姆)，并且节点102处 的电位实际上并不是地电位，但防止了熔断丝在未经触及时晶体管144虚假截止 的。然而，通过形成反相器120中P沟道器件的恰当尺寸，可以使P沟道器件在 N沟道器件之前接通，即使反相器输出处的电位不处于地电位。\n接着考虑熔断丝元件110完全熔断时的情况。这时，晶体管144与电路的其 余部分断开。然而，与以前一样，由于电容器154一开始是处于地电位的，所以 晶体管142开始导通。结果，节点102处的电位接近为VCC。这一动作有两个效果： 使反相器120的输出变成LO；但更重要的是，使晶体管136导通。晶体管136的 导通使得节点104和电容器154保持在地电位，并保持晶体管142导通。由于晶 体管144是通过熔断了的熔断丝断开的，所以没有电流从VCC流到地。然而，由于 晶体管142是处于导通状态的，节点102处的电位保持在VCC，因而保持了反相器 130的LO输出。所以，在稳定状态下，输出节点160是LO，并且没有通过熔断丝 电路100的任何电路元件的功率消耗。\n考虑最后一种情况，即，熔断丝元件110部分熔断。这时，熔断丝元件110 就象是一个高阻抗元件。与以前一样，当电路接通电源以后，电容器152使晶体 管144导通，电容器154处的初始地电位使晶体管142导通。由于熔断丝元件是 部分熔断的，所以有一条从VCC通过部分熔断的元件到地的电流路径。另外，由于 部分熔断的元件是阻性的，所以节点102处的电位比熔断丝元件处于完全未经触 及时更高。因为N沟道晶体管136比P沟道晶体管132和134强得多，所以它将 接通更快，从而保持晶体管142导通。这使得在熔断丝电流100继续接通电源时， 节点102处的电位继续上升。节点102处的电位最终达到这样一个电位，使反相 器120的N沟道晶体管接通，这又使得反相器的输出变成LO，而使晶体管144截 止。这就使得无论是否存在部分熔断的熔断丝元件，而去掉了通往地的电流路径。 所以，电路100就象是熔断丝元件110已经完全熔断一样，而这实际上则不是这 样。