一种用于原型验证系统的时钟对齐系统及方法

发明专利有效专利

申请号：
CN202011513537.X
IPC分类号：H03L7/06
申请日期：
2020-12-21
申请人：
上海国微思尔芯技术股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种用于原型验证系统的时钟对齐系统及方法
申请号	CN202011513537.X	申请日期	2020-12-21
法律状态	暂无	申报国家	暂无
公开/公告日	2021-01-22	公开/公告号	CN112260684A
优先权	暂无	优先权号	暂无
主分类号	H03L7/06 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03L 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定（发电机的入H02P）〔3〕 H03L7/00 频率或相位的自动控制；同步（一般谐振电路的调谐入H03J；数字通信系统中的同步见H04类中的有关各组）〔3〕 H03L7/06 应用加到频率或相位锁定环上的基准信号的〔3〕	IPC分类号	H;0;3;L;7;/;0;6查看分类表>
申请人	上海国微思尔芯技术股份有限公司	申请人地址	上海市浦东新区中国(上海)自由贸易试验区临港新片区秋山路1775弄29、30号6楼27室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	上海思尔芯技术股份有限公司	当前权利人	上海思尔芯技术股份有限公司
发明人	谢超
代理机构	北京清大紫荆知识产权代理有限公司	代理人	李思琼;冯振华

摘要

本公开实施例中提供了一种用于原型验证系统的时钟对齐系统及方法，该系统包括相位检测逻辑模块和多个FPGA芯片，所述FPGA芯片上包括时钟生成器，所述时钟生成器包括锁相环电路和相位调整模块，所述相位检测逻辑模块包括异或逻辑电路和输出相位控制器。本发明的系统及方法可以实现多片FPGA派生时钟的相位对齐，给用户提供更灵活的时钟方案，减少用户处理时钟树的负担。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供