一种基于RAM的移位寄存器及其存储方法

发明专利有效专利

申请号：
CN202110528631.0
IPC分类号：G11C19/28
申请日期：
2021-05-14
申请人：
西安智多晶微电子有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于RAM的移位寄存器及其存储方法
申请号	CN202110528631.0	申请日期	2021-05-14
法律状态	实质审查	申报国家	中国
公开/公告日	2021-08-03	公开/公告号	CN113205851A
优先权	暂无	优先权号	暂无
主分类号	G11C19/28 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C19/00 所存储的信息是步进移动的数字存储器，例如，移位寄存器（计数链的入H03K 23/00） G11C19/28 应用半导体元件的（G11C 19/14，G11C 19/36优先）〔2，7〕	IPC分类号	G;1;1;C;1;9;/;2;8查看分类表>
申请人	西安智多晶微电子有限公司	申请人地址	陕西省西安市高新区科技二路72号西岳阁102室变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安智多晶微电子有限公司	当前权利人	西安智多晶微电子有限公司
发明人	王作建;吴洋;贾红;陈维新;韦嶔;程显志
代理机构	西安嘉思特知识产权代理事务所（普通合伙）	代理人	尹晓雪

摘要

本发明提供的一种基于RAM的移位寄存器，包括第一加法器、第二加法器、第一触发器以及双端口RAM，触发器的数据输入端口与第二加法器的输出端口相连，第一触发器的输出端口分别与第一加法器的地址输入端口、第二加法器的地址输入端口以及双端口RAM的写地址逻辑端口相连，第一加法器的输出端口与RAM的读地址逻辑端口相连，双端口RAM的输出端口D0输出数据，第一触发器的CLK端口以及双端口RAM的CLK端口输入时钟信号，第一触发器的使能端口以及双端口RAM的使能端口输入使能信号，第一加法器的地址输入端输入常量或者动态数据。相比于现有技术，本发明可以节约FPGA的逻辑资源。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供