加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

一种改善绝缘体上硅电路静电放电防护性能的方法

发明专利有效专利
  • 申请号:
    CN200710064870.5
  • IPC分类号:H01L21/84;H01L27/12;H01L23/60
  • 申请日期:
    2007-03-28
  • 申请人:
    中国科学院微电子研究所
著录项信息
专利名称一种改善绝缘体上硅电路静电放电防护性能的方法
申请号CN200710064870.5申请日期2007-03-28
法律状态暂无申报国家中国
公开/公告日2008-10-01公开/公告号CN101276788
优先权暂无优先权号暂无
主分类号H01L21/84
?
IPC结构图谱:
IPC分类号H;0;1;L;2;1;/;8;4;;;H;0;1;L;2;7;/;1;2;;;H;0;1;L;2;3;/;6;0查看分类表>
申请人中国科学院微电子研究所申请人地址
北京市朝阳区北土城西路3号 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人中国科学院微电子研究所当前权利人中国科学院微电子研究所
发明人曾传滨;李多力;李晶;海潮和;韩郑生
代理机构中科专利商标代理有限责任公司代理人周国城
摘要
本发明涉及半导体技术领域,公开了一种改善SOI电路ESD防护性能的方法,该方法采用在SOI电路的体区进行ESD注入,改变SOI电路的ESD击穿电压,并促进ESD放电管之间以及ESD放电管内部各栅条之间在ESD电压到来时同时开启,同时通过击穿时产生的电流抬升体区电位,促进寄生在MOS管里的BJT泻放电流。利用本发明,解决了在SOI电路中使用常规在接触孔下注入方法所带来的注入杂质被漏端杂质包住或被漏/漏端下方的衬底形成的耗尽区包住的问题。本发明将注入移到体区,一方面可以很好地降低击穿电压,另一方面电流能很好地导入到体区,改善器件及整个电路的抗ESD能力。

专利服务由北京酷爱智慧知识产权代理公司提供