非易失性半导体存储装置及其复位方法

发明专利有效专利

申请号：
CN201010135679.7
IPC分类号：G11C16/06;G11C16/12
申请日期：
2010-03-10
申请人：
株式会社东芝

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	非易失性半导体存储装置及其复位方法
申请号	CN201010135679.7	申请日期	2010-03-10
法律状态	暂无	申报国家	中国
公开/公告日	2010-09-22	公开/公告号	CN101840731A
优先权	暂无	优先权号	暂无
主分类号	G11C16/06 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C16/00 可擦除可编程序只读存储器（G11C 14/00优先）〔5〕 G11C16/02 电可编程序的〔5〕 G11C16/06 辅助电路，例如，用于写入存储器的（一般入G11C 7/00）〔5〕	IPC分类号	G;1;1;C;1;6;/;0;6;;;G;1;1;C;1;6;/;1;2查看分类表>
申请人	株式会社东芝	申请人地址	日本东京都变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	铠侠股份有限公司,日商潘杰亚股份有限公司	当前权利人	铠侠股份有限公司,日商潘杰亚股份有限公司
发明人	前岛洋;奥川雄纪
代理机构	北京市中咨律师事务所	代理人	陈海红;周春燕

摘要

本发明提供一种在短时间内能够执行复位操作且抑制了误置位的发生的非易失性半导体存储装置及其复位方法。该非易失性半导体存储装置具备：半导体基板；多个存储单元阵列MA，其层叠在该半导体基板上，且包括以相互交叉的方式形成的多条字线WL、多条位线BL以及配置于字线WL与位线BL的各交叉部分处且串联连接二极管Di和可变电阻元件VR而成的存储单元MC；以及控制电路CC，其选择驱动字线WL和位线BL。控制电路CC，执行将可变电阻元件VR的状态从低电阻状态形成为高电阻状态的复位操作。另外，控制电路CC，在执行复位操作时，在将施加在可变电阻元件VR上的脉冲电压升高至电压VRESET_pre之后，将其降低至低于该电压且高于接地电压的电压VRESET。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供