可编程逻辑器件硬件结构通用建模方法

发明专利无效专利

申请号：
CN200810034025.8
IPC分类号：G06F17/50
申请日期：
2008-02-28
申请人：
复旦大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	可编程逻辑器件硬件结构通用建模方法
申请号	CN200810034025.8	申请日期	2008-02-28
法律状态	权利终止	申报国家	中国
公开/公告日	2008-08-20	公开/公告号	CN101246510
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0查看分类表>
申请人	复旦大学	申请人地址	上海市邯郸路220号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	复旦大学	当前权利人	复旦大学
发明人	王健;来金梅;余建德;童家榕
代理机构	上海正旦专利代理有限公司	代理人	陆飞;盛志范

摘要

本发明属于电子技术领域，具体为一种可编程逻辑器件硬件结构的通用建模方法。该方法首先对FPGA硬件结构进行层次划分：分为5个层次，共6类模块单元，然后按层次进行分别建模。建模时采用文本文件对模型进行记录描述，一个文本文件记录一个层次的硬件单元相关信息；此外，还设有记录模型码点信息、封装信息和损坏单元信息的文本文件。按本发明方法建模而形成的描述文件可以被通用的FPGA应用软件系统正确地读入、识别、分析，并据此计算出相应的硬件资源策略来实现具体的电路。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供