一种基于FPGA的不同速率的接口转换方法

发明专利有效专利

申请号：
CN202110351082.4
IPC分类号：G06F13/38;G06F13/40
申请日期：
2021-03-31
申请人：
桂林电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于FPGA的不同速率的接口转换方法
申请号	CN202110351082.4	申请日期	2021-03-31
法律状态	实质审查	申报国家	中国
公开/公告日	2021-08-03	公开/公告号	CN113204505A
优先权	暂无	优先权号	暂无
主分类号	G06F13/38 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕 G06F13/38 信息传送，例如，在总线上进行的（G06F 13/14优先）〔4〕	IPC分类号	G;0;6;F;1;3;/;3;8;;;G;0;6;F;1;3;/;4;0查看分类表>
申请人	桂林电子科技大学	申请人地址	广西壮族自治区桂林市七星区金鸡路1号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	桂林电子科技大学	当前权利人	桂林电子科技大学
发明人	张向利;蒋浩云;王俊凯;董国华
代理机构	桂林文必达专利代理事务所（特殊普通合伙）	代理人	张学平

摘要

本发明公开了一种基于FPGA的不同速率的接口转换方法，通过GTP的数据线和控制线将主通信板卡的数据发送给低速缓存高速发送转换模块，其中，所述数据包括数据流和控制信号；在接收到数据流和对应的控制信号后，基于缓存发送方式将接收到的低速数据流整合成高速数据流，并发送到驱动发送模块；利用所述驱动发送模块将所述高速数据流转换成串行数据，并将所述串行数据转换成并行数据后发送至高速缓存低速发送转换模块；基于缓存发送方式将所述并行数据整合成所述低速数据流，并恢复出所述控制信号，然后将所述低速数据流和所述控制信号发送至从通信板卡，降低了不同速率接口转化所需要的FPGA的内存资源。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供