第一存储器存取与第二存储器存取的比率与时钟工作循环无关的伪双端口存储器

发明专利无效专利

申请号：
CN200680050948.1
IPC分类号：G11C8/16;G11C8/18;G11C7/10
申请日期：
2006-11-17
申请人：
高通股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	第一存储器存取与第二存储器存取的比率与时钟工作循环无关的伪双端口存储器
申请号	CN200680050948.1	申请日期	2006-11-17
法律状态	驳回	申报国家	中国
公开/公告日	2009-01-28	公开/公告号	CN101356586
优先权	暂无	优先权号	暂无
主分类号	G11C8/16 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C8/00 数字存储器中用于地址选择的装置（用于使用半导体器件的存储器的辅助电路入G11C 11/4063，G11C 11/413，G11C 11/4193）〔2，5〕 G11C8/16 多级存取存储器阵列，例如，通过至少两个独立的寻址线组寻址一个存储器单元〔7〕	IPC分类号	G;1;1;C;8;/;1;6;;;G;1;1;C;8;/;1;8;;;G;1;1;C;7;/;1;0查看分类表>
申请人	高通股份有限公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	高通股份有限公司	当前权利人	高通股份有限公司
发明人	郑昌镐
代理机构	北京律盟知识产权代理有限责任公司	代理人	刘国伟

摘要

伪双端口存储器(1)在外部供应的时钟信号CLK的单个周期内执行第一存储器存取操作和第二存储器存取操作两者。所述信号CLK用来锁存用于所述第一操作的第一地址和用于所述第二操作的第二地址。控制电路(3到15)产生用于起始所述第一操作的第一控制信号。所述第一操作的持续时间取决于经过延迟电路(15)的延迟。预充电周期跟随所述第一操作的终止。所述预充电周期的持续时间取决于经过所述控制电路的传播延迟。所述第二操作的存储器存取跟随所述预充电的终止而起始。所述第二存储器存取的持续时间取决于经过所述延迟电路的延迟。起始所述第二操作的时间与CLK的工作循环无关。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供