一种片上系统设计中的复位电路设计方法

发明专利无效专利

申请号：
CN200610012046.0
IPC分类号：G06F17/50;G06F1/24
申请日期：
2006-05-31
申请人：
中国科学院微电子研究所

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种片上系统设计中的复位电路设计方法
申请号	CN200610012046.0	申请日期	2006-05-31
法律状态	驳回	申报国家	中国
公开/公告日	2007-12-05	公开/公告号	CN101082939
优先权	暂无	优先权号	暂无
主分类号	G06F17/50 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F17/00 特别适用于特定功能的数字计算设备或数据处理设备或数据处理方法〔6〕 G06F17/50 计算机辅助设计（静态存储的测试电路的设计入G11C 29/54）〔6，8〕	IPC分类号	G;0;6;F;1;7;/;5;0;;;G;0;6;F;1;/;2;4查看分类表>
申请人	中国科学院微电子研究所	申请人地址	北京市朝阳区北土城西路3号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国科学院微电子研究所	当前权利人	中国科学院微电子研究所
发明人	吴斌;周玉梅;黑勇
代理机构	中科专利商标代理有限责任公司	代理人	段成云

摘要

本发明涉及片上系统技术领域，特别是一种片上系统设计中的复位电路设计方法。根据SOC结构以及复位工作模式提出一套复位电路设计分类方法，根据不同的分类方法，提出了对不同SOC电路形式而采用的复位电路电路结构和设计方法。对单一复位形式的IP类型，采用基于同步复位端和异步复位端的复位电路结构形式；对单时钟域同步SOC，采用基于同步复位端和施密特整形电路的复位电路；对多时钟域SOC，采用基于触发器异步复位端、同步化异步电路、施密特整形电路的复位电路、复位信号时序控制复位电路。设计方法可广泛应用于各种SOC的复位电路设计。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供