著录项信息
专利名称 | 体积小且易连接的主控板 |
申请号 | CN201210300206.7 | 申请日期 | 2012-08-22 |
法律状态 | 暂无 | 申报国家 | 中国 |
公开/公告日 | 2014-03-12 | 公开/公告号 | CN103631327A |
优先权 | 暂无 | 优先权号 | 暂无 |
主分类号 | G06F1/16 | IPC分类号 | G;0;6;F;1;/;1;6查看分类表>
|
申请人 | 成都爱斯顿测控技术有限公司 | 申请人地址 | 四川省成都市高新区府城大道西段399号天府新谷8号楼2单元805室
变更
专利地址、主体等相关变化,请及时变更,防止失效 |
权利人 | 成都爱斯顿科技有限公司 | 当前权利人 | 成都爱斯顿科技有限公司 |
发明人 | 高文武;黄云全;李培;刘德伟;沈仁华;杜鹰 |
代理机构 | 成都行之专利代理事务所(普通合伙) | 代理人 | 谢敏 |
摘要
本发明公开了一种体积小且易连接的主控板,包括处理中心、第一连接器和第二连接器,所述的处理中心包括CPU模块、网卡芯片、存储芯片和CPLD,所述的存储芯片、CPLD和CPU模块都连接到60X总线上,60X总线还通过一缓冲器连接到一条Local总线,该Local总线连接到第一连接器,所述的网卡芯片连接到CPU模块上的MII接口上,网卡芯片连接到第二连接器。本发明的有益效果:采用两个连接器代替原来的多接口模式,使得主板的尺寸大大减小,而且还使得原来复杂的接口显得有序,能够更好地安装于设备上。
1.体积小且易连接的主控板,其特征在于,包括处理中心、第一连接器和第二连接器,所述的处理中心包括CPU模块、网卡芯片、存储芯片和CPLD,所述的存储芯片、CPLD和CPU模块都连接到60X总线上,60X总线还通过一缓冲器连接到一条Local总线,该Local总线连接到第一连接器,所述的网卡芯片连接到CPU模块上的MII接口上,网卡芯片连接到第二连接器;
所述的CPU模块提供有4个UART串口,所述的UART串口连接到第二连接器;
所述的UART串口包括两个RS232串口和两个TTL电平串口;
所述的CPLD上连接有一个复位模块。
2.根据权利要求1所述的体积小且易连接的主控板,其特征在于,所述的存储芯片包括程序存储芯片,该程序存储芯片为Flash芯片。
体积小且易连接的主控板\n技术领域\n[0001] 本发明涉及到一种计算机主板,特别是涉及到一种体积小且易连接的主控板。\n背景技术\n[0002] 信息时代,数字时代使得嵌入式产品获得了巨大的发展契机,目前嵌入式系统广泛应用于国防、交通、通信、工业控制等领域。\n[0003] 现有的嵌入式计算机主板的尺寸都比较大,功耗高,难以满足手持设备的要求,并且现有很多主板的接口都不适合手持设备。\n发明内容\n[0004] 本发明的目的在于克服上述现有技术的缺点和不足,提供一种体积小且易连接的主控板,解决现有嵌入式主板尺寸过大,接口复杂,从而不适合手持设备的缺点。\n[0005] 本发明的目的通过下述技术方案实现:体积小且易连接的主控板,包括处理中心、第一连接器和第二连接器,所述的处理中心包括CPU模块、网卡芯片、存储芯片和CPLD,所述的存储芯片、CPLD和CPU模块都连接到60X总线上,60X总线还通过一缓冲器连接到一条Local总线,该Local总线连接到第一连接器,所述的网卡芯片连接到CPU模块上的MII接口上,网卡芯片连接到第二连接器。\n[0006] 所述的CPU模块提供有4个UART串口,所述的UART串口连接到第二连接器。\n[0007] 所述的UART串口包括两个RS232串口和两个TTL电平串口。\n[0008] 所述的CPLD上连接有一个复位模块。\n[0009] 所述的存储芯片包括程序存储芯片,该程序存储芯片为Flash芯片。\n[0010] 本发明的有益效果是:采用两个连接器代替原来的多接口模式,使得主板的尺寸大大减小,而且还使得原来复杂的接口显得有序,能够更好地安装于设备上。\n附图说明\n[0011] 图1 为本发明的结构框图。\n具体实施方式\n[0012] 下面结合实施例对本发明作进一步的详细说明,但是本发明的结构不仅限于以下实施例:\n[0013] 【实施例】\n[0014] 如图1所示,体积小且易连接的主控板,包括处理中心、第一连接器和第二连接器,所述的处理中心包括CPU模块、网卡芯片、存储芯片和CPLD,所述的存储芯片、CPLD和CPU模块都连接到60X总线上,60X总线还通过一缓冲器连接到一条Local总线,该Local总线连接到第一连接器,所述的网卡芯片连接到CPU模块上的MII接口上,网卡芯片连接到第二连接器。\n[0015] 所述的CPU模块提供有4个UART串口,所述的UART串口连接到第二连接器。\n[0016] 所述的UART串口包括两个RS232串口和两个TTL电平串口。\n[0017] 所述的CPLD上连接有一个复位模块。\n[0018] 所述的存储芯片包括程序存储芯片,该程序存储芯片为Flash芯片,60X总线上还连接有一个SDRAM存储器。\n[0019] 本实施例的CPU模块采用MPC8547型号的芯片,是基于Freescale(飞思卡尔)的PowerPC架构的PowerQuicc II处理器,强大的处理能力特别适合于高速低时延的处理;网卡芯片采用Marvell的88E8001,提供了10/100/1000M速率的以太网接口;CPLD模块为复杂可编程逻辑器件,采用Altera EPM7128S芯片,主要用于为Local总线提供时序支持,并且通过连接在CPLD模块上的复位模块为处理中心通过复位功能。
法律信息
- 2017-08-25
专利权的转移
登记生效日: 2017.08.08
专利权人由成都爱斯顿测控技术有限公司变更为成都爱斯顿科技有限公司
地址由610000 四川省成都市高新技术开发区创业路16号A座8楼变更为610041 四川省成都市高新区府城大道西段399号天府新谷8号楼2单元805室
- 2016-11-23
- 2014-04-09
实质审查的生效
IPC(主分类): G06F 1/16
专利申请号: 201210300206.7
申请日: 2012.08.22
- 2014-03-12
引用专利(该专利引用了哪些专利)
序号 | 公开(公告)号 | 公开(公告)日 | 申请日 | 专利名称 | 申请人 | 该专利没有引用任何外部专利数据! |
被引用专利(该专利被哪些专利引用)
序号 | 公开(公告)号 | 公开(公告)日 | 申请日 | 专利名称 | 申请人 | 该专利没有被任何外部专利所引用! |