基于FPGA的多台数字相机图像传输方法

1.一种基于FPGA的多台数字相机图像传输方法，其特征在于以FPGA作为控制器，将多台数字相机摄取的图像信息按以下步骤实现集总长距离传输：
a.将每台数字相机发出的LVDS格式的图像数据分别转换为TTL格式图像数据，并分别输入到FPGA内指定的存储区中；
b.当存储区中存储的字节数达到预先的设定值时，发送请求信号；
c.系统根据接收到的请求信号，将对应通道的标志位置位，根据“先入优先”的原则，将相应存储区中的图像数据进行打包处理，转换为并行数据送入FPGA内的高速串行解串器中；
d.高速串行解串器对图像数据进行编码，将并行数据转换为高速串行数据，送入到光电收发器；
e.光电收发器将高速串行解串器发送过来的串行电信号转换为光信号，通过光纤进行长距离传输；
f.当一帧图像数据发送完成后，将对应的通道标志位复位后，开始处理下一帧图像数据。
2.根据权利要求1所述的基于FPGA的多台数字相机图像传输方法，其特征在于，所述的存储区采用2块RAM，以乒乓结构缓存图像数据。

基于FPGA的多台数字相机图像传输方法\n技术领域\n[0001] 本发明涉及将同时工作的多台数字相机拍摄的图像信息进行集总长距离传输的方法。\n背景技术\n[0002] 随着电子技术的不断提高，相机已经从胶片式发展到数字式，所采用的图像传感器主要是CCD(电荷耦合器件)，其像元尺寸越来越小，像元数越来越多，图像的读取速度越来越快。因此，相机所产生的图像数据量越来越大，这就为后续的图像传输带来了巨大的压力。\n[0003] 数字相机(如图1所示)由光学镜头1、CCD传感器2、模拟前端3、视频信号处理单元4、输出接口5、时序发生器6等构成，所拍摄的景物经光学镜头1投影在CCD传感器2上，CCD传感器2将光信号转换为电信号。经模拟前端3、视频信号处理单元4完成对CCD传感器2所产生电信号的滤波、放大、CDS(相关双采样)和A/D转换等处理，转换为数字图像信号。时序发生器6产生CCD传感器2工作所必需的时序脉冲，并按照CCD传感器2的要求对输出的TTL脉冲信号的幅值进行变换。\n[0004] 高速数字相机的输出接口5主要采用两种方式Cameralink和LVDS(低压差分信号)，由于LVDS传输方式具有应用简单、开发成本较低等优点而得到广泛应用。采用LVDS方式传输的数字图像一般采用三线制方式，即通过传输时钟(CLK)、数据(Data)以及使能(En)信号实现图像的传输(如图2所示)。\n[0005] 在精密测量、工业控制、空间遥感等领域需要多台数字相机同时工作，将拍摄的图像进行集总的计算分析，并根据计算结果进行相应的控制和操作。若采用LVDS方式进行长距离的图像传输，所需要线缆的长度将大大增加，同时需要进行数据中继，系统的复杂度和开发成本将大大的提高，而系统的可靠性却大幅度降低。\n发明内容\n[0006] 本发明的目的是提出一种基于FPGA的多台数字相机图像传输方法，以克服目前采用LVDS方式进行长距离图像传输技术存在的所需线缆的长度较大、同时需要进行数据中继、系统的复杂度和开发成本高、系统的可靠性低的缺陷。\n[0007] 本发明基于FPGA的多台数字相机图像传输方法，以FPGA作为控制器，将数台数字相机摄取的图像信息按以下步骤实现集总长距离传输：\n[0008] a.将每台数字相机发出的LVDS格式的图像数据分别转换为TTL格式图像数据，并分别输入到指定的存储区中；\n[0009] b.当存储区中存储的字节数达到预先的设定值时，发送请求信号；\n[0010] c.系统根据接收到的请求信号，将对应通道的标志位置位，根据“先入优先”的原则，将相应存储区中的图像数据进行打包处理，转换为并行数据送入高速串行解串器中；\n[0011] d.高速串行解串器对图像数据进行编码，将并行数据转换为高速串行数据，送入到光电收发器；\n[0012] e.光电收发器将高速串行解串器发送过来的串行电信号转换为光信号，通过光纤进行长距离传输；\n[0013] f.当一帧图像数据发送完成后，将对应的通道标志位复位后，开始处理下一帧图像数据。\n[0014] 采用本发明方法，可将数十台同时工作的数字相机摄取的LVDS格式图像数据进行整合、转换，通过光纤通信方式将图像数据进行长距离传输。该方法具有以下优点：\n[0015] 1.通过将多台数字相机输出的图像信号(LVDS方式)转换为光纤通道的方式实现长距离传输，不必进行数据中继，减少了传输电缆的数量，便于系统的安装调试，降低了系统的复杂度和数据传输的误码率，提高了系统的可维护性。\n[0016] 2.本方法采用FPGA作为系统控制器，可充分利用片上集成的SERDES(串行解串器)模块和块RAM资源，省去了外扩高速SERDES芯片和FIFO芯片，简化了系统设计，节约了系统的开发时间和开发成本，提高了系统的可靠性。\n[0017] 3.由于采用FPGA作为主控芯片，系统的可扩展性也得到提高，系统的设计更加灵活，为今后的系统扩展和需求变更提供了便利。\n附图说明\n[0018] 图1是数字相机系统的示意图；\n[0019] 图2是数字图像LVDS方式传输方法原理框图；\n[0020] 图3是本发明方法所述光纤通道数据传输格式框图；\n[0021] 图4是本发明方法所述光纤通道命令格式框图。\n具体实施方式\n[0022] 结合以下实施例对本发明进行进一步详细说明，以便对本发明方法的理解。\n[0023] 本发明采用FPGA作为控制器，每个系统可同时接收64路数字相机输出的LVDS格式的数字图像数据，并转换为4路的光信号进行长距离串行传输。每路光纤通道完成对应的16路图像数据格式的转换，各路光纤通道之间是并行的，即各路之间相互独立，组成结构相同，在控制器的统一调度下进行工作。具体工作步骤如下：\n[0024] a.由高速数字相机发出的LVDS格式的图像数据分别转换为TTL格式图像数据(如图2所示)。若接收到的时钟信号(Clock)有效、且使能信号(En)有效时，则接收到的数据信号(Data)为有效的图像数据，并分别输入到指定的存储区中；\n[0025] b.当存储区中(采用2块RAM，以乒乓缓存机制存储)存储的字节数达到设定值时，发送“满”信号，请求发送数据；\n[0026] c.系统根据接收到的请求信号，将对应通道的标志位置位，根据“先入优先”的原则，对发送的请求信号进行统一的排队，依次进行发送。按照图3所示的数据传输格式(数据传输格式由帧头、数据以及帧尾三部分组成，根据实际需要可进行改变)将相应存储区中的图像数据进行打包处理，转换为并行数据发送到高速串行解串器中；\n[0027] d.高速串行解串器对图像数据进行8B/10B编码、时钟修正等操作，将并行数据转换为高速串行数据，送入到光电收发器；\n[0028] e.光电收发器将高速串行解串器发送过来的串行电信号转换为光信号，通过光纤进行传送；\n[0029] f.当一帧图像数据发送完成后，将对应的通道标志位复位后，开始处理下一帧图像数据。\n[0030] 系统首次使用或者工作状态改变时，应对系统参数进行设置，以减少信道带宽资源的浪费，提高系统的性能；若不进行参数预设置，系统将根据默认参数进行工作。设置的参数包括光电收发器和LVDS接收通道的状态、采样边沿、数据缓存的字节数目等。参数设置命令格式如图4所示，包括帧头、数据以及帧尾三部分，命令格式根据需要可进行改变。\n参数设置完成，对系统进行复位操作。\n[0031] 系统复位后，根据预设的参数对系统进行初始化。完成对LVDS接收通道、光电收发器进行使能设置以及对采样边沿和数据缓冲区的设置，然后系统进入等待状态，准备接收图像数据。