嵌入顺序缓冲器的计算机系统及其方法

发明专利有效专利

申请号：
CN200410028205.7
IPC分类号：G06F12/08
申请日期：
2004-02-13
申请人：
三星电子株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	嵌入顺序缓冲器的计算机系统及其方法
申请号	CN200410028205.7	申请日期	2004-02-13
法律状态	授权	申报国家	中国
公开/公告日	2004-08-25	公开/公告号	CN1523507
优先权	暂无	优先权号	暂无
主分类号	G06F12/08 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F12/00 安装在筛选装置之上的在存储器系统或体系结构内的存取、寻址或分配（来自记录载体的数字输入，或者到记录载体上去的数字输出，例如到磁盘存储单元，G06F 3/06）〔4，5〕 G06F12/02 寻址或地址分配；地址的重新分配（程序地址排序入G06F9/00；在数字存储器中选择地址的设计入G11C8/00）〔4，2006.01〕 G06F12/08 在分级结构的存储系统中的寻址、地址分配、或地址的重新分配，例如，虚拟存储系统〔4，2016.01〕	IPC分类号	G;0;6;F;1;2;/;0;8查看分类表>
申请人	三星电子株式会社	申请人地址	韩国京畿道变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	三星电子株式会社	当前权利人	三星电子株式会社
发明人	李重彦;林庆默
代理机构	北京市柳沈律师事务所	代理人	马莹;邵亚丽

摘要

一种嵌入缓冲器的计算机系统及其方法，提高数字信号处理(DSP)数据存取操作的性能。计算机系统包括DSP核心、数据高速缓存、第一和第二缓冲器模块和外部存储器。还包括中央处理单元核心。CPU核心执行指令以控制系统中的操作，DSP核心根据从CPU核心提供的指令处理数据。数据高速缓存存储DSP核心的操作过程中生成的临时数据。第一缓冲器模块存储送至DSP核心的输入数据，第二缓冲器模块存储从DSP核心提供的输出数据。外部存储器存储临时数据、输入数据和输出数据。计算机系统经由第一和第二缓冲器模块存取DSP核心的输入和输出数据，并在外部存储器中对输入数据、临时数据和输出数据使用分离的存储区，防止数据高速缓存性能和DSP功能的下降。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供