集成电路

暂无

本发明涉及一种至少包括第一和第二电路及第一和第二电路之间 的第一和第二信号路径的集成电路，第一和第二信号路径各自包括一 个选择元件，其第一输入耦合到第一电路，第二输入和一个输出耦合 到第二电路，第二信号路径的选择元件的第二输入被耦合到一个存储 元件。\n出于设计和测试效率的原因，IC-设计通常是确定许多或多或少的 独立子功能，并用单独的电路或是称为核心或宏的功能块实现这些子 功能的路线进行的。在后一设计阶段，通过许多信号路径将各种(模 拟和/或数字)宏相互连接，最终使IC能执行其所需的功能。IC等产 品的测试最好是通过按照宏测试概念来执行，即单独测试所有的宏， 而不是将集成电路作为一个整体来测试。有关宏测试的进一步信息可 参见US5 477 548。\nWO99/56396描述了一种用来在IC内部耦合第一和第二电路的接 合电路，该接合电路包括一个选择元件和一个存储元件。由选择元件 和存储元件构成一个反馈环，存储元件被耦合在输出和选择元件的第 一输入之间。为了能扫描存储元件，存储元件是用具有与数据输入分 开的扫描数据输入的触发器构成的，扫描数据输入被耦合到扫描链的 输入或耦合到扫描链的一个前置元件。触发器包括一个选择输入，用 来在数据输入和扫描数据输入之间进行选择。在IC正常工作时，选择 元件被设置在第一状态，选择出现在其第一输入上的信号。在选择元 件的这一状态下，例如是多路复用器将第二电路功能性耦合到第一电 路，仅有选择元件的延迟。在同时，选择元件的输出信号可以被读入 存储元件以便观测第一电路的输出。在选择元件的第二状态下选择出 现在其第二输入上的信号，它是由存储元件提供的。这样就具备了控 制第二输入的输入的可能性。由触发器构成的存储元件构成了扫描链 的一部分。为此需要将链内各触发器的扫描数据输入耦合到链内的前 一个触发器的输出，并将输出耦合到链内的后一个触发器的输入。链 中的第一触发器的输入构成扫描链的输入，而链中最后一个触发器的 输出构成扫描链的输出。已知IC的缺点是所述的测试电路比较复杂。 为了使存储元件能选择第一输入(数据)或第二输入(测试数据)还 需要额外的选择元件。\n本发明的目的是提供一种能执行产品测试的IC，但却具有比较简 单的测试电路。按照本发明的IC的特征在于存储元件位于第一信号路 径和第二信号路径的外部。本发明的IC的测试电路比公知IC的电路 要简单，在必须控制和观测的每个信号路径中仅仅需要一个选择元 件。然而有可能采用象公知IC那样相同的测试功能。按照本发明的IC 同样具有正常工作状态和测试状态。在正常工作状态下，选择元件处在 第一状态，通过各自的信号路径将第二电路功能性耦合到第一电路。在 扫描状态下，选择元件将存储元件相互连接形成扫描链。在正常工作时， 选择元件的输出信号可以被读入存储元件，用来观测第一电路的操 作。在扫描状态下可以控制第二电路的输入。\n本发明另一个技术方案具有的优点是可以同时控制第二电路的各 个输入。或者是可以同时控制第一电路的各个输出。\n由于锁存器需要的部件比触发器少，本发明再一个技术方案具有 的优点是能够进一步简化测试电路。仍然能观测或控制各个信号路径， 虽然需要在第一周期中测试前一半，并在第二周期中测试后一半。\n以下要参照附图具体说明本发明的各个方面，在附图中：\n图1表示本发明的集成电路的第一实施例，\n图2表示本发明的集成电路的第二实施例的一部分，\n图3表示本发明的集成电路的第三实施例的一部分。\n图1表示本发明的集成电路的第一实施例。集成电路至少包括第 一和第二电路1，2。第一电路1和第二电路2各自可以同步或异步工作， 并且能处理数字或模拟数据。当两个电路同步工作时，可以具有不同的 时钟速率。第一电路1和第二电路2通过第一电路1和第二电路2之 间的第一信号路径10-20和第二信号路径11-21耦合。第一信号路 径从第一电路1的输出10延伸到第二电路的输入20。第二信号路径 从第一电路1的输出11延伸到第二电路的输入21。第一信号路径包 括一个选择元件30，它的第一输入30a耦合到第一电路1，第二输入 30b和输出30c耦合到第二电路2。同样，第二信号路径包括一个选择 元件31，它的第一输入31a耦合到第一电路1，第二输入31b和输出31c耦 合到第二电路2。第一信号路径10，20的选择元件30的输出30c耦合到存 储元件41。\n第二信号路径11-21的选择元件31的第二输入31b被耦合到存储 元件41。\n选择元件30的第二输入30b可以连接到测试输入5，但是也可以连 接到构成一个扫描链的一部分的另一个存储元件，它又有一个输入耦 合到另一个信号路径的选择元件的输出。选择元件31的输出31c可以 构成扫描链的输出6，也可以连接到扫描链中的下一个存储元件的输 入。\n用选择信号Se1控制选择元件30，31。在IC正常工作时，选择元 件被设置在第一状态，用选择元件30，31在它们的输入30a，31a选择从 第一电路的输出10，11接收的信号。可以这样来观测这些输出的输出 信号，首先将选择元件的输出信号写入存储元件，在此时为上述存储元 件...，40，41，...提供一个时钟信号C1。在第一步之后将选择元 件...，30，31，...设置到第二状态，用选择元件在它们的第二输 入...，30b，31b，...选择它们的输入信号。在第二状态下，可以为存储 元件提供一个序列的时钟周期，在输出6上按顺序观测存储元件的内 容。在选择元件的第二状态下还能从一个输入5用第二电路2的测试 值按顺序对存储元件40，41，...加载，并且在加载完成后操作第二电路 2。\n图2表示本发明第二实施例的一部分。其中的元件采用的对应编 号是在图1的编号上加上100。本实施例与图1实施例的不同之处在于 存储元件140，141用锁存器的形式代替了触发器。构成扫描链的锁存 器是由第一和第二控制信号Ed，Eq控制的。为了在扫描 链...140，141，...中加载数据或是从扫描链中读出数据，交替设置第 一控制信号Ed的逻辑值“1”和第二控制信号Eq的值“0”或者是其 他类似的方式。\n本发明还能进一步简化测试电路。在这一电路中增加别的部件还 能增加电路的功能。图3就表示了另一个最佳实施例。图3中的元件 采用的对应编号是在图2的编号上再加上100。这一实施例表现的特征 在于另一个选择元件260。另一个选择元件260的第一输入260a耦合 到选择元件230的输出230c，通过上述另一个选择元件260将这一输 出230c耦合到存储元件241。另一个选择元件260还有一个第二输入 260b耦合到选择元件230的第一输入230a。选择元件230和另一个选 择元件260分别由控制信号S0和控制信号S1来控制。\n假设有两个多元控制信号，就会有四种工作模式。\n-S0从第一电路201选择输出信号Xd，而S1也选择Xd。在这种 模式下可以直接观测Xd。\n-S0在选择元件230的输出230c选择Xd，而S1选择Xq。在这种 模式下可以通过Xq观测Xd。这样能通过测试路径测试功能路径。\n-S0在存储元件240的输出选择Tx，而S1选择Xq。可以用这种 模式(i)执行扫描(在此期间形成从Td到Tq的路径)和(ii)控制Xq。\n-S0选择Tx，而S1选择Xd。在这种模式下电路能同时提供可观 测性和可控制性。这种模式特别适合在测试模式框A和B必须同时测 试的情况下使用(可能用相同的时钟并且用同一个扫描链操作)。\n按照本发明的集成电路适用于许多用途。在本发明的集成电路的 一个具体实施例中，该电路包括一个LIN或CAN收发信机。\n本发明的保护范围显然并不仅限于所述的实施例。本发明的保护 范围也不受权利要求书中编号的限制。“包括”的意思并不排除权利 要求书中所述之外的其他部分。一个元件之前的“一或一个”的意思 并不排除有多个这种元件。本发明的组成部分可以用专用硬件的形式 来实施，也可以采取可编程通用处理器的形式。本发明体现在各种新的 特征或特征组合当中。