一种防时序侧通道攻击的内存刷新控制方法及装置

发明专利无效专利

申请号：
CN201710202202.8
IPC分类号：G11C11/406;G06F21/55
申请日期：
2017-03-30
申请人：
中国科学院计算技术研究所

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种防时序侧通道攻击的内存刷新控制方法及装置
申请号	CN201710202202.8	申请日期	2017-03-30
法律状态	驳回	申报国家	中国
公开/公告日	2017-08-04	公开/公告号	CN107017016A
优先权	暂无	优先权号	暂无
主分类号	G11C11/406 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C11/00 以使用特殊的电或磁存储元件为特征而区分的数字存储器；为此所用的存储元件（G11C 14/00至G11C 21/00优先）〔5〕 G11C11/21 应用电元件的〔2〕 G11C11/34 应用半导体器件的〔2〕 G11C11/40 应用晶体管的〔2〕 G11C11/401 形成需要刷新或电荷再生的单元的，即，动态单元的〔5〕 G11C11/406 刷新或电荷再生周期的管理或控制〔5〕	IPC分类号	G;1;1;C;1;1;/;4;0;6;;;G;0;6;F;2;1;/;5;5查看分类表>
申请人	中国科学院计算技术研究所	申请人地址	北京市海淀区中关村科学院南路6号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国科学院计算技术研究所	当前权利人	中国科学院计算技术研究所
发明人	王颖;刘波;李华伟;刘超伟;高瑛珂;刘国培;李晓维
代理机构	北京律诚同业知识产权代理有限公司	代理人	祁建国;梁挥

摘要

本发明提出一种防时序侧通道攻击的内存刷新控制方法及装置，涉及计算机存储器安全技术领域，该方法包括设置刷新干扰机制，其中设置干扰范围为M毫秒，所述刷新干扰机制将在时刻tn时的所述DRAM中初始刷新操作RFn随机地提前或推迟时间m0，以使所述初始刷新操作RFn的发送时刻为tn±m0,m0≤M。本发明只是将原有的刷新操作进行随机，并不减少总的刷新数目，对内存系统性能几乎不会有影响，同时能够将干扰后的请求完成时间序列相似度降低到2％以下，有效地保护了共享内存控制器的时序信道。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供