构建FPGA原型验证平台的方法、装置、设备和介质

发明专利有效专利

申请号：
CN202110642566.4
IPC分类号：G06F30/347;G06F30/343;G06F30/398;G06F111/06
申请日期：
2021-06-09
申请人：
苏州浪潮智能科技有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	构建FPGA原型验证平台的方法、装置、设备和介质
申请号	CN202110642566.4	申请日期	2021-06-09
法律状态	授权	申报国家	中国
公开/公告日	2021-07-09	公开/公告号	CN113095016A
优先权	暂无	优先权号	暂无
主分类号	G06F30/347	IPC分类号	G;0;6;F;3;0;/;3;4;7;;;G;0;6;F;3;0;/;3;4;3;;;G;0;6;F;3;0;/;3;9;8;;;G;0;6;F;1;1;1;/;0;6查看分类表>
申请人	苏州浪潮智能科技有限公司	申请人地址	江苏省苏州市吴中区吴中经济开发区郭巷街道官浦路1号9幢变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	苏州浪潮智能科技有限公司	当前权利人	苏州浪潮智能科技有限公司
发明人	王奕
代理机构	北京集佳知识产权代理有限公司	代理人	史翠

摘要

本申请实施例公开了一种构建FPGA原型验证平台的方法、装置、设备和介质，基于设定的约束条件，将用于构建FPGA原型验证平台的代码转化为门级网表。基于满足时序收敛时各参数的取值范围设定预设参数要求，若门级网表的运行结果不满足预设参数要求，则按照设定的参数优化规则，对门级网表进行物理优化。物理优化过程可以看作对门级网表中各元件的布局进行优化的过程，对满足预设参数要求的门级网表或对物理优化后的门级网表中各元件进行布线，得到FPGA原型验证平台。通过对门级网表进行物理优化，保证了门级网表中各元件布局的合理性，使得FPGA原型验证平台具有较高的准确性，提高了FPGA原型验证平台的时序收敛。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供