具有动态且可配置的响应的、使用两个存储器级的串行设备仿真器

发明专利有效专利

申请号：
CN201680078693.3
IPC分类号：G06F13/00
申请日期：
2016-11-11
申请人：
道达尔阶段公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	具有动态且可配置的响应的、使用两个存储器级的串行设备仿真器
申请号	CN201680078693.3	申请日期	2016-11-11
法律状态	实质审查	申报国家	中国
公开/公告日	2019-03-01	公开/公告号	CN109416667A
优先权	暂无	优先权号	暂无
主分类号	G06F13/00 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F13/00 信息或其他信号在存储器、输入/输出设备或者中央处理机之间的互连或传送（专用于输入/输出设备的接口电路入G06F 3/00；多处理机系统入G06F 15/16）〔4〕	IPC分类号	G;0;6;F;1;3;/;0;0查看分类表>
申请人	道达尔阶段公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	道达尔阶段公司	当前权利人	道达尔阶段公司
发明人	T·P·霍尔登;K·桑塔纳姆
代理机构	北京市金杜律师事务所	代理人	王茂华

摘要

公开了一种数字逻辑设备，其包括寄存器、SRAM、DRAM以及处理器，该处理器被配置成将对命令的第一响应数据的初始部分存储在寄存器中，并将第一响应数据存储在SRAM中。处理器进一步被配置为将SRAM中的第一响应数据的存储器位置和大小存储在查找表中，将附加响应数据存储在DRAM中，并将DRAM中的附加响应数据的存储器位置和大小存储在查找表中。处理器被配置为从主机设备接收命令，从寄存器或SRAM取回第一响应数据，并向主机发送第一响应数据。如果该命令包括附加响应数据，则处理器被配置成同时从DRAM取回附加响应数据，并向主机发送附加响应数据。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供