一种具有冠字号码识别功能的点钞机硬件电路及点钞机

1.一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：其包括图像传感器（101），放大器（102），AD转换器（103），FPGA（104），DSP（105）和ARM（107），所述图像传感器（101）、放大器（102）、AD转换器（103）依次连接，所述AD转换器（103）、DSP（105）、ARM（107）分别与所述FPGA（104）连接。
2.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：还包括磁信号传感器（108）和红外信号传感器（109），磁信号传感器（108）和红外信号传感器（109）将纸币的验伪信号输入ARM （107）。
3.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：所述DSP（105）包括存储数据的SDRAM（106）。
4.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：所述FPGA（104）为扫描纸币边界将纸币图像完整的切割出来的FPGA。
5.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：所述DSP（105）为对纸币的数字图像进行号码识别并保存纸币号码的DSP。
6.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：所述ARM（107）为控制电机转速配合图像传感器采集纸币图像并且控制验伪传感器对纸币验伪信号进行处理的ARM。
7.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：FPGA（104）芯片型号为：EP3C10F256C8N。
8.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：DSP（105）芯片型号为：TMS32C6416EGLZ5E0。
9.根据权利要求1所述的一种具有冠字号码识别功能的点钞机硬件电路，其特征在于：ARM（107）芯片型号为：STM32F 107 VCT。
10.一种点钞机，其特征在于：其包括权利要求1至9任意一项所述的具有冠字号码识别功能的点钞机硬件电路。

一种具有冠字号码识别功能的点钞机硬件电路及点钞机\n技术领域\n[0001] 本实用新型涉及一种点钞机，尤其涉及在点钞过程中对纸币进行清分、验伪及对纸币冠号进行动态识别、记录的硬件系统。\n背景技术\n[0002] 在银行内部对破旧纸币进行回收处理、新旧纸币的分类存放，仍然需要人工处理。\n这种人工分类占用较多的人员，而且速度和分选质量都存在很大问题。\n[0003] 纸币上的号码是纸币印刷数量的标识，每张没有重复，可以用来标识纸币的身份。\n目前绝大多数银行采用手工抄写号码的落后方法，开发一种智能纸币号码识别系统，自动识别并记录下纸币号码，就可以实现对纸币号码的管理。\n[0004] 根据纸币号码的唯一性，在纸币出入库时记录每张纸币的号码，建立纸币号码档案，这样可以使金融部门等有效跟踪纸币在社会的流通情况，并进行有效临管，从而有利于解决类似抢劫运钞车、洗钱等重大社会问题。\n[0005] 目前，市面上存在几款有号码识别功能的点钞机，分别是基于DSP和ARM的识别系统，但是识别速率较慢，识别率也不满足要求。新国标对识别率的要求是99.97%，期望每分钟可以识别1000张纸币。\n实用新型内容\n[0006] 为了克服现有的点钞机识别率和识别速度的不足, 本实用新型提供一种点钞机，该点钞机不仅能满足新国标对冠号识别率的要求，而且相比之前的几款有冠号识别功能的点钞机在点钞速度上也有所提升。\n[0007] 本文中的简称介绍如下：\n[0008] ARM（Advanced RISC Machines），处理器；\n[0009] DSP (Digital Signal Processing)， 数字信号处理器；\n[0010] FPGA（Field－Programmable Gate Array），现场可编程门阵列；\n[0011] SDRAM: （Synchronous Dynamic Random Access Memory），同步动态随机存储器。\n[0012] 一种具有冠字号码识别功能的点钞机硬件电路，其包括图像传感器，放大器，AD转换器，FPGA，DSP和ARM，所述图像传感器、放大器、AD转换器依次连接，所述AD转换器、DSP、ARM分别与所述FPGA连接。\n[0013] 作为本实用新型的进一步改进，还包括磁信号传感器和红外信号传感器，磁信号传感器和红外信号传感器将纸币的验伪信号输入ARM。\n[0014] 作为本实用新型的进一步改进，所述DSP包括存储数据的SDRAM。\n[0015] 作为本实用新型的进一步改进，所述FPGA为扫描纸币边界将纸币图像完整的切割出来的FPGA。\n[0016] 作为本实用新型的进一步改进，所述DSP为对纸币的数字图像进行号码识别并保存纸币号码的DSP。\n[0017] 作为本实用新型的进一步改进，所述ARM为控制电机转速配合图像传感器采集纸币图像并且控制验伪传感器对纸币验伪信号进行处理的ARM。\n[0018] 作为本实用新型的进一步改进， FPGA芯片型号为：EP3C10F256C8N。\n[0019] 作为本实用新型的进一步改进，DSP芯片型号为：TMS32C6416EGLZ5E0。\n[0020] 作为本实用新型的进一步改进， ARM芯片型号为：STM32F107VCT。\n[0021] 一种点钞机，其包括上述任意一项所述的具有冠字号码识别功能的点钞机硬件电路。\n[0022] 本实用新型的有益效果是，达到传统不带号码识别功能的点钞机的速度，增加了纸币清分和纸币号码识别的功能，对纸币号码的识别率满足新国标要求。\n附图说明\n[0023] 图1是本实用新型电路的原理框图。\n具体实施方式\n[0024] 下面结合附图说明及具体实施方式对本实用新型进一步说明。\n[0025] 本实用新型解决其技术问题所采用的技术方案是：一种具有冠字号码识别功能的点钞机硬件电路，其包括图像传感器，放大器，AD转换器，FPGA，DSP和ARM，所述图像传感器、放大器、AD转换器依次连接，所述AD转换器、DSP、ARM分别与所述FPGA连接。还包括磁信号传感器和红外信号传感器，磁信号传感器和红外信号传感器将纸币的验伪信号输入ARM。\n[0026] 本实用新型采用ARM+FPGA+DSP的硬件架构。接触式图像传感器(CIS)采集纸币图像的模拟信号，经过放大器处理将信号调整到适合的电压值，然后采用AD转换芯片将模拟信号转换成数字信号传送给FPGA。FPGA将处理完成的数据存到DSP的SDRAM中，由DSP读取并进行图像识别。验钞机的验伪信号由前端模拟电路传送给ARM处理。\n[0027] FPGA的功能：扫描纸币边界将纸币图像完整的切割出来。\n[0028] DSP的功能：对纸币的数字图像进行号码识别并保存纸币号码。\n[0029] ARM的功能：1.控制电机转速配合图像传感器采集纸币。2.图像控制验伪传感器（包括红外验伪、磁信号验伪、AD穿透检测纸币新旧）对纸币验伪信号进行处理。\n[0030] FPGA芯片型号为：EP3C10F256C8N\n[0031] DSP芯片型号为：TMS32C6416EGLZ5E0\n[0032] ARM芯片型号为：STM32F107VCT\n[0033] 在图1中，首先FPGA4控制CIS图像传感器101扫描纸币图像，经过放大器102放大到合适的电压值，然后AD转换器103将纸币图像的模拟信号转换成数字信号输入FPGA104，FPGA104切割出完整的纸币图像数据存入SDRAM106中，DSP105读取图像数据进行号码识别，并通过SPI协议将识别的号码输出给ARM107并显示在外接液晶屏上。磁信号传感器108和红外信号传感器109取得纸币的验伪信号输入ARM芯片107，ARM执行验伪程序进行验伪。\n[0034] 以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。