基于FPGA的DDS信号发生器

实用新型专利无效专利

申请号：
CN201620821017.8
IPC分类号：G06F1/02
申请日期：
2016-08-01
申请人：
哈尔滨理工大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于FPGA的DDS信号发生器
申请号	CN201620821017.8	申请日期	2016-08-01
法律状态	权利终止	申报国家	中国
公开/公告日		公开/公告号
优先权	暂无	优先权号	暂无
主分类号	G06F1/02 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F1/00 不包括在G06F3/00至G06F13/00和G06F21/00各组的数据处理设备的零部件（通用程序存储计算机的结构入G06F15/76）〔1，2006.01〕 G06F1/02 数字函数发生器的	IPC分类号	G;0;6;F;1;/;0;2查看分类表>
申请人	哈尔滨理工大学	申请人地址	黑龙江省哈尔滨市南岗区学府路52号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	哈尔滨理工大学	当前权利人	哈尔滨理工大学
发明人	杨慧晶;韩丹丹
代理机构	哈尔滨东方专利事务所	代理人	陈晓光

摘要

基于FPGA的DDS信号发生器。函数信号发生器的实现方法通常采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。本实用新型的组成包括：波形数据产生单元（1），波形数据产生单元与D/A转换单元（2）电联接，D/A转换单元与滤波整形处理单元（3）电联接，波形数据产生单元包括频率控制字生成模块（4）、相位累加器模块（5）和波形数据ROM模块（6），频率控制字生成模块包括键盘输入控制装置（7）、数码显示输出装置（8）、频率控制字（9），相位累加器模块包括波形选择器（10）、相位累加器（11）。本实用新型用于基于FPGA的DDS信号发生器。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供