一种数据行宽度可动态配置的cache结构设计方法

发明专利无效专利

申请号：
CN201310129658.8
IPC分类号：G06F12/0879
申请日期：
2013-04-15
申请人：
山东大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种数据行宽度可动态配置的cache结构设计方法
申请号	CN201310129658.8	申请日期	2013-04-15
法律状态	权利终止	申报国家	中国
公开/公告日	2013-07-17	公开/公告号	CN103207843A
优先权	暂无	优先权号	暂无
主分类号	G06F12/0879 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/22 在准备运算或者在空闲时间期间内，通过测试作故障硬件的检测或定位〔3，2006.01〕 G06F11/26 功能检验〔3〕 G06F11/273 检验器硬设备，即输出处理电路〔6〕 G06F12/0877 高速缓存器存取模式〔2016.01〕 G06F12/0879 突发模式〔2016.01〕	IPC分类号	G;0;6;F;1;2;/;0;8;7;9查看分类表>
申请人	山东大学	申请人地址	山东省济南市山大南路27号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	山东大学	当前权利人	山东大学
发明人	周莉;王佳;孙涛
代理机构	北京品源专利代理有限公司	代理人	杨小双

摘要

本发明公开了一种数据行宽度可动态配置的cache结构设计方法，属于集成电路存储器层次结构设计领域。包括以下步骤：1)将一个大小为M字节的cache数据行均分为N个分块，分别标号为BB0，BB1，BB2……BBN-1,每个分块大小为K字节，则有M=N*K其中，M、K、N均为2的整数次幂，即有2^i=K,2^j=N,M=2^(i+j)，i，j为整数。2）增加cache数据行宽度选择位Select，共m位；3)根据程序对cache数据行宽度的需求，给出cache控制命令，通过改变选择位Select的大小动态的选择cache数据行的宽度，同时修改burst传输大小寄存器。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供