延时锁定环路及具有该延时锁定环路的半导体存储器

发明专利无效专利

申请号：
CN200510120321.6
IPC分类号：H03L7/08;G11C11/4076;G11C7/22
申请日期：
2005-11-08
申请人：
三星电子株式会社

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	延时锁定环路及具有该延时锁定环路的半导体存储器
申请号	CN200510120321.6	申请日期	2005-11-08
法律状态	权利终止	申报国家	中国
公开/公告日	2006-07-12	公开/公告号	CN1801625
优先权	暂无	优先权号	暂无
主分类号	H03L7/08 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03L 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定（发电机的入H02P）〔3〕 H03L7/00 频率或相位的自动控制；同步（一般谐振电路的调谐入H03J；数字通信系统中的同步见H04类中的有关各组）〔3〕 H03L7/06 应用加到频率或相位锁定环上的基准信号的〔3〕 H03L7/08 锁相环的零部件〔3〕	IPC分类号	H;0;3;L;7;/;0;8;;;G;1;1;C;1;1;/;4;0;7;6;;;G;1;1;C;7;/;2;2查看分类表>
申请人	三星电子株式会社	申请人地址	韩国京畿道变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	三星电子株式会社	当前权利人	三星电子株式会社
发明人	全英珍
代理机构	北京市柳沈律师事务所	代理人	蒲迈文;黄小临

摘要

在一延时锁定环路和一具有有它的半导体存储器中，延时锁定环路包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供