一种具有输入频率自动识别功能的参考环电路及实现方法

发明专利有效专利

申请号：
CN201611126919.0
IPC分类号：H03L7/18
申请日期：
2016-11-24
申请人：
中国电子科技集团公司第四十一研究所

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种具有输入频率自动识别功能的参考环电路及实现方法
申请号	CN201611126919.0	申请日期	2016-11-24
法律状态	授权	申报国家	中国
公开/公告日	2017-05-24	公开/公告号	CN106712769A
优先权	暂无	优先权号	暂无
主分类号	H03L7/18 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03L 电子振荡器或脉冲发生器的自动控制、起振、同步或稳定（发电机的入H02P）〔3〕 H03L7/00 频率或相位的自动控制；同步（一般谐振电路的调谐入H03J；数字通信系统中的同步见H04类中的有关各组）〔3〕 H03L7/06 应用加到频率或相位锁定环上的基准信号的〔3〕 H03L7/16 间接频率合成，即，应用频率或相位锁定环在多个预定频率中产生一个所要求的频率〔3〕 H03L7/18 在该环中应用分频器或计数器的（H03L 7/20，H03L 7/22优先）〔3〕	IPC分类号	H;0;3;L;7;/;1;8查看分类表>
申请人	中国电子科技集团公司第四十一研究所	申请人地址	山东省青岛市经济技术开发区香江路98号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国电子科技集团公司第四十一研究所	当前权利人	中国电子科技集团公司第四十一研究所
发明人	李柏林;肖江涛;王健;丁朋
代理机构	青岛智地领创专利代理有限公司	代理人	陈海滨

摘要

本发明涉及一种具有输入频率自动识别功能的参考环电路及实现方法，包括：基于CPLD的输入参考频率自动识别技术，通过将参考输入频率分频后对待调谐的100MHz晶振时钟进行计数，将计数值与程序中预设的值比较判断出输入参考信号的频率值，当判定参考频率为1MHz整数倍时，CPLD控制参考环进行锁相操作，当判定参考环频率为1MHz非整数倍时，CPLD控制DAC调整100MHz晶振频率，使计数误差在±1范围内，完成环路的频率锁定，并在主机界面上会显示输入外参考的频率值。本发明通过CPLD的计数功能实现外参考输入频率的自动识别，由软件确定外参考频率值并自动执行锁相或锁频功能，具有电路设计简单、编程灵活方便、可识别任意参考频率值、电路体积小、功耗低等优点。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供