不具核心介电层的芯片封装体制程

发明专利有效专利

申请号：
CN200510103416.7
IPC分类号：H01L21/50;H01L21/60;H01L23/48;H01L23/31;H01L25/00
申请日期：
2005-09-15
申请人：
南茂科技股份有限公司;百慕达南茂科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	不具核心介电层的芯片封装体制程
申请号	CN200510103416.7	申请日期	2005-09-15
法律状态	授权	申报国家	中国
公开/公告日	2007-03-21	公开/公告号	CN1933117
优先权	暂无	优先权号	暂无
主分类号	H01L21/50 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备〔2，8〕 H01L21/02 半导体器件或其部件的制造或处理〔2，8〕 H01L21/04 至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层〔2〕 H01L21/50 应用H01L 21/06至H01L 21/326中的任一小组都不包含的方法或设备组装半导体器件的〔2〕	IPC分类号	H;0;1;L;2;1;/;5;0;;;H;0;1;L;2;1;/;6;0;;;H;0;1;L;2;3;/;4;8;;;H;0;1;L;2;3;/;3;1;;;H;0;1;L;2;5;/;0;0查看分类表>
申请人	南茂科技股份有限公司;百慕达南茂科技股份有限公司	申请人地址	中国台湾变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	南茂科技股份有限公司,百慕达南茂科技股份有限公司	当前权利人	南茂科技股份有限公司,百慕达南茂科技股份有限公司
发明人	潘玉堂;沈更新;林俊宏
代理机构	北京中原华和知识产权代理有限责任公司	代理人	寿宁;张华辉

摘要

本发明提出一种不具核心介电层的芯片封装体制程，其步骤包括先提供导电层，其中导电层具有第一表面与第二表面。在第一表面形成第一膜片，并且将导电层图案化，以形成图案化线路层。在图案化线路层上形成焊罩层，并将焊罩层图案化，以暴露出图案化线路层的部分区域。在焊罩层上形成第二膜片，并且移除第一膜片，之后将芯片配置在第一表面，并使芯片电性连接到图案化线路层。形成封装胶体，以包覆图案化线路层，并将芯片固定在图案化线路层上，之后移除第二膜片。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供