LED驱动电路以及降低LED电流纹波的方法

1.一种LED驱动电路，其特征在于，包括：
恒流驱动器，产生平均值保持不变的输入电流；
第一电容，其第一端连接该恒流驱动器的第一输出端，其第二端连接该恒流驱动器的第二输出端并接地；
线性恒流控制电路，串联在LED负载与地之间，串联后的该LED负载和线性恒流控制电路与所述第一电容并联，该线性恒流控制电路提供由预设的外部基准电压控制的电流，该电流不随该线性恒流控制电路与LED负载的串接点的电压变化，所述外部基准电压的电压值等于所述输入电流在所述第一电容上产生的纹波电压的平均值加上预设的电压偏差。
2.根据权利要求1所述的LED驱动电路，其特征在于，该线性恒流控制电路包括误差放大器、补偿网络和恒流源电路，其中，
所述误差放大器的第一输入端接收所述外部基准电压，其第二输入端连接所述线性恒流控制电路与LED负载的串接点，计算该外部基准电压与该串接点的电压之间的误差电压；
所述补偿网络，其输入端连接所述误差放大器的输出端，对所述误差放大器输出的误差电压积分以得到控制电压；
所述恒流源电路，串联在所述串接点与地之间并接收所述控制电压，根据所述控制电压控制所述串接点到地的电流值，使该电流值不随所述串接点的电压变化而变化。
3.根据权利要求2所述的LED驱动电路，其特征在于，所述恒流源电路为电压控制电流源结构。
4.根据权利要求3所述的LED驱动电路，其特征在于，所述恒流源电路包括：第一NMOS晶体管，其漏极连接所述串接点，其源极接地，其栅极接收所述控制电压。
5.根据权利要求3所述的LED驱动电路，其特征在于，所述恒流源电路包括：
放大器，其第一输入端接收所述控制电压；
第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；
采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。
6.根据权利要求3所述的LED驱动电路，其特征在于，所述恒流源电路包括：
电压叠加电路，其第一输入端接收所述控制电压，其第二输入端接收预设的参考电压，将所述控制电压与所述参考电压叠加以得到叠加电压；
放大器，其第一输入端接收所述叠加电压；
第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；
采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。
7.根据权利要求3所述的LED驱动电路，其特征在于，所述恒流源电路包括：
放大电路，其输入端接收所述控制电压，对所述控制电压进行放大或缩小；
放大器，其第一输入端连接所述放大电路的输出端；
第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；
采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。
8.根据权利要求3所述的LED驱动电路，其特征在于，所述恒流源电路包括：
反相放大电路，其输入端接收所述控制电压，对所述控制电压进行反相；
放大器，其第一输入端连接所述反相放大电路的输出端；
第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；
采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。
9.根据权利要求4至8中任一项所述的LED驱动电路，其特征在于，所述误差放大器的第二输入端经由第一电阻接地并且经由第二电阻与所述串接点连接。
10.根据权利要求2所述的LED驱动电路，其特征在于，所述误差放大器为跨导型误差放大器。
11.根据权利要求2所述的LED驱动电路，其特征在于，所述补偿网络由电容组成，或者由电容和电阻组成。
12.根据权利要求2所述的LED驱动电路，其特征在于，所述补偿网络包括：
第二电容，其第一端连接所述误差放大器的输出端，其第二端接地；
第三电阻，其第一端连接所述第二电容的第一端；
第三电容，其第一端连接所述第三电阻的第二端，其第二端接地。
13.一种降低LED电流纹波的方法，其特征在于，包括：
将恒流源电路串联在所述LED负载与地之间，串联后的该恒流源电路和LED负载与第一电容并联；
采样该恒流源电路与LED负载的串接点的电压，将该电压与预设的外部基准电压进行误差放大得到误差电压，对该误差电压积分得到控制电压；
采用该控制电压控制所述恒流源电路的电流值，该电流值与所述控制电压的电压值一一对应并且不随所述串接点的电压变化而变化；
其中，采用如下方式确定所述外部基准电压：确定所述第一电容上产生的纹波电压的平均值；所述纹波电压的平均值加上预设的电压偏差得到所述外部基准电压。

LED驱动电路以及降低LED电流纹波的方法\n技术领域\n[0001] 本发明涉及LED驱动技术，尤其涉及一种LED驱动电路以及降低LED电流纹波的方法。\n背景技术\n[0002] 参考图1，传统的由交流供电的LED驱动电路包括恒流驱动器101、输出滤波电容C1和LED负载。恒流驱动器101的恒流输出信号Iin内一般含有低频交流成分，输出滤波电容C1可以滤除高频成分和一部分的工频交流成分。但是，对于有功率因数要求的场合，输出到LED负载的电流的工频交流成分就会比较大。例如，对于常用的50Hz的电网频率而言，输出到LED负载的电流含有100Hz工频成分，这样就会产生100Hz的频闪，这种频闪会影响LED负载的寿命，并会造成使用者的视觉疲劳，容易导致近视。\n[0003] 因此，如何降低LED负载上的工频纹波是急需解决的问题。\n发明内容\n[0004] 本发明要解决的技术问题是提供一种LED驱动电路以及降低LED电流纹波的方法，能够降低甚至消除LED负载上的电流纹波。\n[0005] 为解决上述技术问题，本发明提供了一种LED驱动电路，包括：\n[0006] 恒流驱动器，产生平均值保持不变的输入电流；\n[0007] 第一电容，其第一端连接该恒流驱动器的第一输出端，其第二端连接该恒流驱动器的第二输出端并接地；\n[0008] 线性恒流控制电路，串联在LED负载与地之间，串联后的该LED负载和线性恒流控制电路与所述第一电容并联，该线性恒流控制电路提供由预设的外部基准电压控制的电流，该电流不随该线性恒流控制电路与LED负载的串接点的电压变化。\n[0009] 根据本发明的一个实施例，该线性恒流控制电路包括误差放大器、补偿网络和恒流源电路，其中，\n[0010] 所述误差放大器的第一输入端接收所述外部基准电压，其第二输入端连接所述线性恒流控制电路与LED负载的串接点，计算该外部基准电压与该串接点的电压之间的误差电压；\n[0011] 所述补偿网络，其输入端连接所述误差放大器的输出端，对所述误差放大器输出的误差电压积分以得到控制电压；\n[0012] 所述恒流源电路，串联在所述串接点与地之间并接收所述控制电压，根据所述控制电压控制所述串接点到地的电流值，使该电流值不随所述串接点的电压变化而变化。\n[0013] 根据本发明的一个实施例，所述恒流源电路为电压控制电流源结构。\n[0014] 根据本发明的一个实施例，所述恒流源电路包括：第一NMOS晶体管，其漏极连接所述串接点，其源极接地，其栅极接收所述控制电压。\n[0015] 根据本发明的一个实施例，所述恒流源电路包括：\n[0016] 放大器，其第一输入端接收所述控制电压；\n[0017] 第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；\n[0018] 采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。\n[0019] 根据本发明的一个实施例，所述恒流源电路包括：\n[0020] 电压叠加电路，其第一输入端接收所述控制电压，其第二输入端接收预设的参考电压，将所述控制电压与所述参考电压叠加以得到叠加电压；\n[0021] 放大器，其第一输入端接收所述叠加电压；\n[0022] 第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；\n[0023] 采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。\n[0024] 根据本发明的一个实施例，所述恒流源电路包括：\n[0025] 放大电路，其输入端接收所述控制电压，对所述控制电压进行放大或缩小；\n[0026] 放大器，其第一输入端连接所述放大电路的输出端；\n[0027] 第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；\n[0028] 采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。\n[0029] 根据本发明的一个实施例，所述恒流源电路包括：\n[0030] 反相放大电路，其输入端接收所述控制电压，对所述控制电压进行反相；\n[0031] 放大器，其第一输入端连接所述反相放大电路的输出端；\n[0032] 第二NMOS晶体管，其漏极连接所述串接点，其源极连接所述放大器的第二输入端，其栅极连接所述放大器的输出端；\n[0033] 采样电阻，其第一端连接所述第二NMOS晶体管的源极，其第二端接地。\n[0034] 根据本发明的一个实施例，所述误差放大器的第二输入端经由第一电阻接地并且经由第二电阻与所述串接点连接。\n[0035] 根据本发明的一个实施例，所述误差放大器为跨导型误差放大器。\n[0036] 根据本发明的一个实施例，所述补偿网络由电容组成，或者由电容和电阻组成。\n[0037] 根据本发明的一个实施例，所述补偿网络包括：\n[0038] 第二电容，其第一端连接所述误差放大器的输出端，其第二端接地；\n[0039] 第三电阻，其第一端连接所述第二电容的第一端；\n[0040] 第三电容，其第一端连接所述第三电阻的第二端，其第二端接地。\n[0041] 根据本发明的一个实施例，所述外部基准电压的电压值等于所述输入电流在所述第一电容上产生的纹波电压的平均值加上预设的电压偏差。\n[0042] 本发明还提供了一种降低LED电流纹波的方法，包括：\n[0043] 将恒流源电路串联在所述LED负载与地之间，串联后的该恒流源电路和LED负载与第一电容并联；\n[0044] 采样该恒流源电路与LED负载的串接点的电压，将该电压与预设的外部基准电压进行误差放大得到误差电压，对该误差电压积分得到控制电压；\n[0045] 采用该控制电压控制所述恒流源电路的电流值，该电流值与所述控制电压的电压值一一对应并且不随所述串接点的电压变化而变化。\n[0046] 根据本发明的一个实施例，采用如下方式确定所述外部基准电压：\n[0047] 确定所述第一电容上产生的纹波电压的平均值；\n[0048] 所述纹波电压的平均值加上预设的电压偏差得到所述外部基准电压。\n[0049] 与现有技术相比，本发明具有以下优点：\n[0050] 本发明实施例的LED驱动电路采用线性恒流控制电路与LED负载串联，该线性恒流控制电路提供的电流由该线性恒流控制电路与LED负载的串接点的平均电压控制，并且该串接点的平均电压由外部基准电压设定，经过环路补偿使得流经LED负载的电流不随工频变化，而随工频变化的输入电流的交流部分基本上都流入至滤波电容，从而能够有效降低甚至消除LED负载上的电流纹波。\n附图说明\n[0051] 图1是现有技术中一种LED驱动电路的结构示意图；\n[0052] 图2是本发明第一实施例的LED驱动电路的电路结构示意图；\n[0053] 图3是本发明第二实施例的LED驱动电路的电路结构示意图；\n[0054] 图4是本发明实施例中一种恒流源电路的电路结构示意图；\n[0055] 图5是本发明实施例中另一种恒流源电路的电路结构示意图；\n[0056] 图6是本发明第三实施例的LED驱动电路的电路结构示意图；\n[0057] 图7是本发明第四实施例的LED驱动电路的电路结构示意图。\n具体实施方式\n[0058] 下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。\n[0059] 第一实施例\n[0060] 参考图2，第一实施例中的LED驱动电路包括恒流驱动器101、第一电容C1以及现行恒流控制电路200，其中第一电容C1在本文中又称为滤波电容。\n[0061] 进一步而言，恒流驱动器101用于产生平均值保持不变的输入电流Iin，该输入电流Iin可以含有工频的交流成分。恒流驱动器101可以采用任何适当的恒流驱动电路结构，例如图1所示的恒流驱动器101。\n[0062] 第一电容C1的第一端连接该恒流驱动器101的第一输出端，第二端连接该恒流驱动器101的第二输出端并接地GND，换言之，该第一电容C1并联在恒流驱动器101的输出端口上。第一电容C1用于滤波，其两端的电压记作Vin。\n[0063] 线性恒流控制电路200串联在LED负载与地GND之间，串联后的线性恒流控制电路200和LED负载再与第一电容C1并联，线性恒流控制电路200与LED负载的串接点记为D点。线性恒流控制电路200向LED负载提供电流，该电流的电流值由预设的外部基准电压VREF1控制，该电流的电流值不随串接点D的电压的变化而变化。\n[0064] 更进一步而言，该线性恒流控制电路200可以包括误差放大器201、补偿网络202和恒流源电路203。\n[0065] 其中，误差放大器201的第一输入端接收外部基准电压VREF1，第二输入端连接串接点D，该误差放大器201计算外部基准电压VREF1与串接点D的电压之间的误差电压，该误差电压由误差放大器201的输出端COMP输出。该误差放大器例如可以是跨导型误差放大器或者其他适当结构的误差放大器。\n[0066] 其中，外部基准电压VREF1优选为采用如下方式设定：根据恒流驱动器101产生的输入电流的纹波大小得到滤波电容C1上产生的纹波电压V1的电压值，该纹波电压V1的大小决定了LED驱动电路降低纹波的效率高低；之后在纹波电压V1的平均值的基础上加上预设的电压偏差V2，从而得到外部基准电压VREF1的电压值。该电压偏差V2越大，消除纹波电流的效果越好，但是效率也就越低。\n[0067] 补偿网络202的输入端连接误差放大器201的输出端COMP，对误差放大器201输出的误差电压积分以得到控制电压Vcomp。补偿网络202可以由电容组成，或者也可以由电容和电阻组成。作为一个非限制性的例子，该补偿网络202可以包括第二电容C2，其第一端连接误差放大器201的输出端COMP，其第二端接地；第三电阻R3，其第一端连接第二电容C2的第一端；第三电容C3，其第一端连接第三电阻R3的第二端，其第二端接地。\n[0068] 恒流源电路203串联在串接点D与地GND之间并接收控制电压Vcomp，根据控制电压Vcomp控制串接点D到地GND的电流值，使该电流值不随串接点D的电压变化而变化。\n更加具体而言，在控制电压Vcomp固定的情况下，接点D到地GND的电流值不随串接点D的电压变化而变化，从而能够实现降低LED负载输出电流纹波的目的。\n[0069] 该恒流源电路203可以是电压控制电流源结构，具体而言，可以在控制电压Vcomp的控制下向LED负载提供相应的电流。\n[0070] 该线性恒流控制电路200整体为一环路结构，在工作过程中不断反馈，误差放大器201将外部基准电压VREF1与串接点D的电压进行误差放大，再经由补偿网络202积分得到控制电压Vcomp，该控制电压Vcomp控制恒流源电路203提供的电流的大小，对于给定的控制电压Vcomp可以提供固定的电流值。在环路稳定以后，串接点D的电压的平均值与外部基准电压VREF1的电压值相等，因此，可以通过设置外部基准电压VREF1的电压值来设置串接点D的电压的平均值。\n[0071] 另外，在环路稳定以后，流过LED负载的电流等于输入至恒流驱动器101的输入交流电流的平均值，纹波电流基本上完全流入到滤波电容C1，从而实现了降低电流纹波的目的。\n[0072] 第二实施例\n[0073] 参考图3，图3所示第二实施例的LED驱动电路的结构与图2所示的电路结构基本类似，也包括恒流驱动器101、第一电容C1以及线性恒流控制电路300。该线性恒流控制电路300包括误差放大器301、补偿网络302和恒流源电路303。\n[0074] 其中一处差别在于，第二实施例中，误差放大器301的第二输入端经由第一电阻R1接地，另外，误差放大器301的第二输入端还经过第二电阻R2与串接点D连接。\n[0075] 串接点D的电压经由第二电阻R2传输至误差放大器301的第二输入端的电压记为采样电压VSAMPLE。采样电压VSAMPLE可以采用如下公式计算：VSAMPLE=VD*R1/（R1+R2），其中，VD为串接点D的电压值，R1和R2分别是第一电阻R1和第二电阻R2的电阻值。\n[0076] 补偿网络302的结构与第一实施例相同，也包含第二电容C2、第三电容C3以及第三电阻R3。补偿网络302可以滤除工频信号，得到控制电压Vcomp，控制电压Vcomp为直流信号或近似于直流信号。\n[0077] 另外一处差别在于，第二实施例中给出了恒流源电路303的具体结构，该恒流源电路303包括：第一NMOS晶体管N1，其漏极连接串接点D，其源极接地GND，其栅极接收控制电压Vcomp。在控制电压Vcomp不变的情况下，第一NMOS晶体管N1的源漏电流与第一NMOS晶体管N1的源漏电压相关，因此，图3所示的恒流源电路303的特性不是非常理想。\n对于此问题，可以对恒流源电路303的结构进行改进。\n[0078] 参考图4，图4示出了一种优选的恒流源电路，该恒流源电路包括：放大器AMP1、第二NMOS晶体管N2以及采样电阻Rcs。其中，放大器AMP1的第一输入端接收控制电压Vcomp；第二NMOS晶体管N2的漏极连接串接点D，其源极连接放大器AMP1的第二输入端，其栅极连接放大器AMP1的输出端；采样电阻Rcs的第一端连接第二NMOS晶体管N2的源极，其第二端接地。该结构的恒流源电路提供的电流可以采用如下公式计算：Vcomp/Rcs，其中Vcomp为控制电压Vcomp的电压值，Rcs为采样电阻Rcs的电阻值。相比图3中的恒流源电路303，图4中的恒流源电路具有更好的特性。\n[0079] 参考图5，图5示出了另一种优选的恒流源电路，该恒流源电路包括：电压叠加电路51、放大器AMP1、第二NMOS晶体管N2以及采样电阻Rcs。其中，电压叠加电路51的第一输入端接收控制电压Vcomp，其第二输入端接收预设的参考电压VREF3，将控制电压Vcomp与该参考电压VREF3叠加以得到叠加电压Vcomp1；放大器AMP1的第一输入端接收叠加电压Vcomp1；第二NMOS晶体管N2的漏极连接串接点D，其源极连接放大器AMP1的第二输入端，其栅极连接放大器AMP1的输出端；采样电阻Rcs的第一端连接第二NMOS晶体管N2的源极，其第二端接地GND。\n[0080] 在图5所示的结构中，恒流值由叠加电压Vcomp1控制，可以通过如下公式计算得到：Vcomp1/Rcs。该叠加电压Vcomp1可以使用加法器得到，也可以采用减法器得到。由于参考电压VREF3是预设的固定值，因此对于固定的控制电压Vcomp，有唯一的一个恒流值Vcomp1/Rcs与之对应。\n[0081] 第三实施例\n[0082] 参考图6，图6所示第三实施例的LED驱动电路的结构与图3所示的电路结构基本类似，也包括恒流驱动器101、第一电容C1以及线性恒流控制电路400。该线性恒流控制电路400包括误差放大器401、补偿网络402和恒流源电路403。\n[0083] 主要差别在于，在第三实施例中，恒流源电路403采用了另一种优选的电路结构。\n该恒流源电路403包括放大电路4031、放大器4032、第二NMOS晶体管N2以及采样电阻Rcs。\n[0084] 其中，放大电路4031的输入端接收控制电压Vcomp，对控制电压Vcomp进行放大或缩小；放大器4032的第一输入端连接放大电路4031的输出端；第二NMOS晶体管N2的漏极连接串接点D，其源极连接放大器4032的第二输入端，其栅极连接放大器4032的输出端；采样电阻Rcs的第一端连接第二NMOS晶体管N2的源极，其第二端接地GND。控制电压Vcomp经由放大电路4031放大或缩小后再去控制恒流值的大小，使得恒流源电路403提供的恒流值仍然是由控制电压Vcomp控制的。\n[0085] 第四实施例\n[0086] 参考图7，图7所示第四实施例的LED驱动电路的结构与图6所示的电路结构基本类似，也包括恒流驱动器101、第一电容C1以及线性恒流控制电路500。该线性恒流控制电路500包括误差放大器501、补偿网络502和恒流源电路503。\n[0087] 主要差别在于，在第四实施例中，误差放大器501的第一输入端为正输入端，第二输入端为负输入端，也就是该误差放大器501的正输入端接收外部基准电压VREF2，其负输入端经由第一电阻R1接地并经由第二电阻R2连接串接点D。相应地，恒流源电路503采用了反相放大电路5031，该恒流源电路503包括反相放大电路5031、放大器5032、第二NMOS晶体管N2以及采样电阻Rcs。\n[0088] 其中，反相放大电路5031的输入端接收控制电压Vcomp，对控制电压Vcomp进行反相；放大器5032的第一输入端连接反相放大电路5031的输出端；第二NMOS晶体管N2的漏极连接串接点D，其源极连接放大器5032的第二输入端，其栅极连接放大器5032的输出端；采样电阻Rcs的第一端连接第二NMOS晶体管N2的源极，其第二端接地GND。控制电压Vcomp经由反相放大电路4031反相后，使用反相的控制电压Vcomp来控制恒流值，能够实现与图6相同的消除LED纹波电压的效果。\n[0089] 需要说明的是，无论是上述哪一个实施例，误差放大器接收的外部基准电压的电压值都可以根据第一电容上产生的纹波电压的平均值来确定。具体而言，首先确定第一电容上的纹波电压V1的电压值，之后在该纹波电压V1的平均值的基础上加上预设电压偏差V2，从而得到外部基准电压的电压值。该电压偏差V2越大，消除纹波电流的效果越好，但是效率也就越低。\n[0090] 另外，本发明还提供了一种降低LED电流纹波的方法，该方法包括如下步骤：\n[0091] 将恒流源电路串联在LED负载与地之间，串联后的该恒流源电路和LED负载再与第一电容并联，该恒流源电路提供的电流的恒流值受环路控制；\n[0092] 根据电流交流纹波的大小，得到第一电容上产生的纹波电压V1的平均值，该纹波电压V1的平均值决定了降低纹波电压的效率高低；\n[0093] 在纹波电压V1的平均值基础上加上预设的电压偏差V2以得到外部基准电压VREF1，该电压偏差V2越大，消除纹波电流的效果越好，但是效率越低；\n[0094] 采样得到恒流源电路与LED负载的串接点上的电压，也就是得到降落在恒流源电路上的电压，将该电压与外部基准电压VREF1进行误差放大，积分得到控制电压Vcomp；\n[0095] 采用该控制电压Vcomp控制恒流源电路的恒流值，对于给定的误差电压Vcomp得到一个固定的恒流值，也就是该恒流值与控制电压Vcomp的电压值一一对应，不随恒流源电路与LED负载的串接点的电压变化而变化，从而使得流过LED负载的电流保持不变。\n[0096] 当环路稳定以后，流过LED负载的电流等于输入恒流驱动器的输入交流电流的平均值，纹波电流基本上完全流入到第一电容上，实现了降低电流纹波的目的。\n[0097] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。