硅化物层和绝缘层之间不发生分离的半导体器件加工工艺

暂无

技术领域\n本发明涉及一种半导体集成电路装置的加工工艺，更具体地说是 涉及一种在硅化物层和绝缘层之间不发生分离的半导体器件加工工 艺。\n背景技术\n半导体集成电路在集成密度方面有了很大的提高，因此电路元件 被小型化了。一个场效应晶体管具有一个薄栅电极和浅源/漏区，薄栅 电极和浅源/漏区碰到的问题是电阻较大。大电阻阻碍了信号传播，使 得集成电路不能达到所期望的信号处理速度。\n为了减小电阻提出了一种自对准硅化物结构。钛被用在自对准硅 化物结构中，因为硅化钛在目前所能得到的硅化物中具有最低的电阻 率。图1A到1H显示了采用自对准硅化物结构加工MOS(金属-氧 化物-半导体)场效应晶体管的现有技术工艺。\n现有技术工艺从准备一个p型硅衬底1开始，在p型硅衬底1的 表面部分形成了一个n型阱2。硅氧化物被选择性地生长在p型硅衬底 1的主表面上，形成了一个场氧化物层3。场氧化物层3定义了一个分 配给MOS场效应晶体管的有源区4和一个分配给一个刻划区的无源区 5。有源区4和无源区5被热氧化以生长薄栅氧化物层6和7，并且在 所得的半导体结构的整个表面上淀积多晶硅。在多晶硅层中引入磷以 减小电阻率。\n利用光刻技术将一个光刻胶蚀刻掩模(未示出)摹制在所得到的 半导体结构上，利用干法蚀刻技术将多晶硅层选择性地除去。因而在 薄栅氧化物层6/7上多晶硅层摹制了栅电极8和9的图案。光刻胶蚀刻 掩模被除去。\n利用光刻技术将一个光刻胶离子注入掩模10摹制在所得到的半 导体结构上，n型阱2被光刻胶离子注入掩模10覆盖。磷被离子注入 进p型硅衬底1中，轻掺杂n型区11，12和13被形成在有源区4和 无源区5中。轻掺杂n型区11和12与栅电极8自对准。在图1A中显 示了所得的半导体结构。光刻胶离子注入掩模10被除去。\n利用光刻技术一个光刻胶离子注入掩模14被摹制在所得的半导 体结构上，n型阱2没有被光刻胶离子注入掩模14覆盖。光刻胶离子 注入掩模14是光刻胶离子注入掩模10的负相，因为光掩模(未示出) 很容易设计。硼被离子注入进n型阱2中，并且如图1B所示在n型阱 2中以与栅电极9自对准的方式形成p型杂质区15/16。光刻胶离子掩 模14被除去。\n硅氧化物或硅氮化物被淀积在所得的半导体结构的整个表面上， 氧化硅层或氮化硅层被各向异性地蚀刻以在栅电极8/9的两侧形成侧 壁分离槽。硅氧化物被淀积在所得的半导体结构的整个表面上，形成 一个覆盖层17。\n一个光刻胶离子注入掩模18被摹制在覆盖层17上，n型阱2被 光刻胶离子注入掩模18覆盖。砷被离子注入进有源区4和无源区5中， 并在其中形成了重掺杂的n型杂质区19、20和21。重掺杂n型杂质区 19/20与侧壁分离槽15自对准。与轻掺杂n型杂质区11/12一起形成 了源/漏区22/23。源/漏区22/23具有LDD(轻掺杂漏极)结构。光刻 胶离子注入掩模18是光刻胶离子注入掩模14的负相，砷也被离子注 入进无源区5中。因此，轻掺杂n型杂质区13与重掺杂n型杂质区21 分层。所得的半导体结构如图1C所示。光刻胶离子注入掩模18被。\n一个光刻胶离子注入掩模22被摹制在覆盖层17上，其为光刻胶 离子注入掩模18的负相。硼被离子注入进n型阱中，以与侧壁分离槽 16自对准的方式形成了重掺杂p型杂质区23/24。重掺杂p型杂质区 23/24与轻掺杂p型杂质区15/16一起形成了p型源/漏区25/26。p型 源/漏区25/26具有LDD结构。光刻胶离子注入掩模22被除去。\n砷被离子注入进n型源/漏区22/23的表面部分，p型源/漏区25/26 的表面部分和多晶硅栅电极8/9的表面部分以产生非晶态硅层27，28， 29，30，31和32。砷的离子注入还在重掺杂n型杂质区21中形成了 一个非晶态硅层33。所得的半导体结构如图1E所示。\n接着，从所得的半导体结构中除去覆盖层17，利用溅射在所得的 半导体结构的整个表面上淀积钛。钛形成了一个钛层34，并如图1F 所示与非晶态硅层27到33保持接触。\n所得的半导体结构被放置在氮环境中，并利用快速热退火技术加 热到700摄氏度或稍低。因此钛与非晶态硅发生反应，在硅/多晶硅层 22，8，23，25，9，26和21上分别地形成了硅化钛层35，36，37， 38，39，40和41。剩余的钛与氮发生反应，转变为如图1G所示的氮 化钛层42。\n氮化钛层42被含有氨水和过氧化氢的湿蚀刻剂蚀刻掉。硅化钛层 35到41被留在硅/多晶硅层22，8，23，25，9，26和21上。硅化钛 层35到41以比前一次快速热退火稍高的温度快速退火。由此在硅化 钛层35到41中发生了相变，使得硅化钛的电阻率被降低。\n未掺杂的硅氧化物被淀积在所得的半导体结构的整个表面上，形 成了一个硅氧化物层43。硼磷硅玻璃，磷硅玻璃或硼磷硅玻璃被淀积 在未掺杂硅氧化物层43上，形成了一个夹层绝缘层44。夹层绝缘层 44被加热到大约800摄氏度以增加密度。未掺杂硅氧化物层43和夹层 绝缘层44作为一个整体构成了如图1H所示的夹层绝缘结构。\n钛层34以与非晶态硅层27到33自对准的方式转变为硅化钛层 35到41，硅化钛层35到41和硅/多晶硅层形成了自对准硅化物结构。 自对准硅化物结构降低了电阻，加速了信号传播。然而，现有技术工 艺碰到了一个问题在于夹层绝缘结构45易于从宽硅化钛层41脱落下 来。这是因为用于相变的热处理会将硅化钛层凝结成岛状物。\n发明内容\n因此本发明的一个重要目的是提供一种能够防止夹层绝缘结构从 硅化物层上脱落的自对准硅化物结构加工工艺。\n本发明者思考了本问题并研究了凝结现象。当如砷，磷或锑的掺 杂剂杂质被离子注入进硅时，掺杂剂杂质阻碍了钛和硅之间的反应， 并使得硅化钛层象“离子注入硅上硅化钛的生长”(应用物理学期刊， 1983，1860页到1864页)中所报道的一样薄。如果增加离子注入的掺 杂剂杂质，阻碍将变得严重，并使得硅化钛层象“离子注入掺杂对TiSi2 的影响”(真空科学与技术期刊，1984，264页到268页)所报道的一样 薄。热处理期间，薄硅化钛成更易于凝结在掺杂的硅上而非未掺杂的 硅上。尽管有源区上的硅化钛层也被凝结了，但硅化钛成很难脱落， 因为硅化钛层小于几百μm□。\n本发明者另外研究了面积对硅化钛成的厚度的影响。硅化钛层在 窄有源区上变得更厚而非在宽无源区上。非晶态硅促进了与钛的反 应，硅化钛层的厚度与非晶态硅层的厚度成正比。然而，当钛淀积之 前蚀刻覆盖层17时，非晶态硅也被部分地蚀刻掉了，被蚀刻掉的非晶 态硅数量正比于非晶态硅层的面积。此现象是由于场氧化物层的影响 而产生的。在有源区内非晶态硅较窄，而有源区的中心部分靠近于厚 场氧化物层。另一方面，在无源区内非晶态硅较宽，无源区的中心部 分远离厚场氧化物层。当覆盖层17被蚀刻时，蚀刻剂因蚀刻有源区内 的厚场氧化物层而被耗尽，使得非晶态硅层被较少地蚀刻。然而，蚀 刻剂很难达到无源区内的厚场氧化物层，因而被非晶态硅层所消耗 掉。由此，有源区内的非晶体层比无源区内的非晶体层厚一些，因此 有源区上的硅化钛层比无源区上的硅化钛要厚一些。\n本发明者研究了离子注入的掺杂剂杂质对夹层绝缘层和硅化钛层 之间的粘合力的影响如下。本发明者在一个6英寸硅片50上生长了一 个厚场氧化物层(见图2)，厚场氧化物层将有源区定义在一个中心区 51中并定义了一个由剖面线指示的非有源外围区52。刻划线53延伸 成网格状，刻划线53和非有源外围区52没有被厚场氧化物层覆盖， 最宽的有源区为50μm□，刻划线53的宽度为100微米。砷以 3×1015cm-2的剂量在50KeV的加速能量下被离子注入进硅片50中的一 个，其被指示为“第一样本”。硼氟化物以3×1015cm-2的剂量在30KeV 的加速能量下被离子注入进硅片50中的另一个，其被指示为“第二样 本”。砷和硼氟化物在上述的条件下被离子注入进此外的又一个硅片 中，其被指示为“第三样本”。在还有的另一个硅片中既不离子注入 砷也不离子注入硼氟化物，只有中心区通过离子注入被掺了杂，其被 指示为“第四样本”。为了活化离子注入的掺杂剂杂质，第一样本到 第四样本被热处理，并且砷以3×1014cm-2的剂量在30KeV的能量下被 离子注入进第一到第四样本中以致形成了非晶态硅层。\n从非晶态硅层上中除去硅氧化物，产生了与现有加工工艺相似的 硅化钛层。夹层绝缘层被淀积在硅片上，并被加热10秒到840摄氏度。\n本发明者观察第一样本到第四样本，看夹层绝缘层是否从硅化钛 层上脱落。在第一样本，第二样本和第三样本中夹层绝缘层均从非有 源外围区52中的硅化钛层中和刻划线53上脱落下来。然而夹层绝缘 层没有从中心区中的有源区中的硅化钛层上脱落。特别地，在第三样 本中夹层绝缘层从硅化钛上严重地脱落下来。另一方面，在第四样本 中夹层绝缘层没有从硅化钛层上脱落下来。\n本发明者测量了硅化钛层的电阻率。第一样本为4.6Ω/□，第二 样本为4.3Ω/□，第三样本为6.1Ω/，第四样本为4.0Ω/□。离子注入 的砷和离子注入的硼氟化物减小了硅化钛层的厚度以致提高了电阻 率。\n本发明者推断出离子注入的掺杂剂杂质对粘合力和电阻率有不良 的影响。\n为了实现上述目标，本发明建议避免在宽无源区中离子注入掺杂 剂杂质。\n根据本发明的一个方面，其提供了一种半导体器件加工工艺，包 括步骤a)准备硅衬底，b)在硅衬底的主表面上选择性地形成一个场 绝缘层以定义一个分配给一个电路元件的窄有源区和一个没有分配给 任何电路元件的宽无源区，c)在主表面上形成一个第一离子注入掩模 以用其覆盖宽无源区而不覆盖窄有源区，d)将第一掺杂剂杂质离子注 入进在有源区以形成构成了电路元件的一部分的第一掺杂区，e)除去 第一离子注入掩模，f)至少在第一掺杂区上淀积一个金属层，和g) 为形成可导电的金属硅化物层在热的作用下引发金属层与第一掺杂区 的硅再次反应。\n附图说明\n本工艺的特性及优点将从接下来结合附图的说明中更清楚地被理 解。其中：\n图1A到1H所示为加工具有自对准硅化物结构的半导体器件的现 有技术工艺的纵剖面图；\n图2为用于研究的硅片的平面图；\n图3A到3H所示为加工具有自对准硅化物结构的半导体器件的工 艺的纵剖面图；和\n图4A到4D所示为加工具有自对准硅化物结构的半导体器件的另 一种工艺的纵剖面图。\n具体实施方式\n第一实施例\n图3A到3H显示了一种实施本发明的半导体器件加工工艺。工艺 从准备一个p型单晶体硅衬底60开始，n型掺杂剂杂质被离子注入进 p型硅衬底60的一个表面部分中，形成一个n型阱61。\n在p型硅衬底60的主表面上，一个厚场氧化物层62被选择性地 生长至300纳米厚。厚场氧化物成62在p型硅衬底60的主表面中定 义了窄有源区60a/60b和一个宽无源区60c。有源区60a/60b被分别分 配给一个n沟道型场效应晶体管和一个p沟道型场效应晶体管。而无 源区60c没有被分配给任何电路元件。刻划线(未示出)被形成在无 源区60c中。\n在有源区60a/60b和无源区60c上，硅氧化物被热生长至6纳米 厚，有源区中60a/60b中的硅氧化物层被用作栅绝缘层63/64。利用化 学汽相淀积在所得的半导体结构的整个表面上淀积多晶硅至150纳米 厚，硅氧化物层被多晶硅层覆盖。\n光刻胶溶液被旋涂在多晶硅层上，并被烘烤以形成一个光刻胶 层。一个栅电极的图案图象从一个光掩模(未示出)摹绘到光刻胶层 上，并在光刻胶层中形成了一个潜象。潜象被显影以在多晶硅层上形 成一个光刻胶蚀刻掩模(未示出)。因而，利用光刻技术光刻胶蚀刻 掩模被摹制在多晶硅层上。利用光刻胶蚀刻掩模，多晶硅层通过干法 蚀刻被选择性地除去，硅氧化物层也被选择性地蚀刻掉。其结果是， 栅电极65/66被分别形成在栅绝缘层63/64上。\n利用光刻技术一个光刻胶离子注入掩模67被摹制在所得的半导 体结构上。光刻胶离子注入掩模67没有覆盖有源区60a，而覆盖了有 源区60b和无源区60c。\n利用光刻胶离子注入掩模67，磷以5×1013cm-2的剂量在30KeV加 速能量下被离子注入进有源区60a中，以如图3A所示与栅电极65自 对准的方式形成轻掺杂n型杂质区68/69。在离子注入之后，光刻胶离 子注入掩模67被除去。\n利用光刻技术一个光刻胶离子注入掩模70被摹制在所得的半导 体结构上。有源区60b或n型阱61没有被光刻胶离子注入掩模70覆 盖，而有源区60a和无源区60c被光刻胶离子注入掩模70所覆盖。\n二氟化硼(BF2)以5×1013cm-2的剂量在20KeV加速能量下被离子 注入进有源区60b中，一个p型杂质区71/72以如图3B所示的与栅电 极66自对准的方式被形成在n型阱61中。在离子注入之后，光刻胶 离子注入掩模70被除去。\n利用化学汽相淀积在所得的半导体结构的整个表面上淀积硅氧化 物到70纳米厚，硅氧化物层被深蚀刻以在栅电极65/66的两侧形成侧 壁分离槽73/74。在所得的半导体结构的整个表面上，硅氧化物被淀积 至10纳米厚，形成了一个覆盖层75。\n利用光刻技术一个光刻胶离子注入掩模76被摹制在覆盖层75 上，有源区60b和无源区60c被光刻胶离子注入掩模76覆盖。有源区 60a没有被光刻胶离子注入掩模76覆盖。砷以3×1015cm-2的剂量在 50KeV的加速能量下被离子注入进有源区60a，形成了重掺杂n型杂 质区77/78。重掺杂n型杂质区77/78与侧壁分离槽73自对准，与轻 掺杂n型杂质区68/69一起形成了源/漏区79/80。源/漏区79/80具有 LDD结构。砷也被离子注入进栅电极65中，减小了栅电极65的电阻。 然而，光刻胶离子注入掩模76防止了无源区60c被砷离子注入，在无 源区60c中没有形成任何杂质区。所得的半导体结构如图3C所示。光 刻胶离子注入掩模76在用于重掺杂n型杂质区77/78的离子注入之后 被除去。\n利用光刻技术在一个光刻胶离子注入掩模81被摹制覆盖层75 上，氟化硼以3×1015cm-2的剂量在30KeV的加速能量下被离子注入进 有源区60b中，以如图3D所示与侧壁分离槽74自对准的方式形成重 掺杂p型杂质区82/83。重掺杂p型杂质区82/83与轻掺杂p型杂质区 71/72一起形成了p型源/漏区84/85。p型源/漏区84/85具有LDD结构。 氟化硼也被离子注入进栅电极66中，减小了多晶硅栅电极66的电阻 率。然而，光刻胶离子注入掩模81防止了无源区60c被氟化硼离子注 入。光刻胶离子注入掩模81在离子注入之后被除去。\nn型源/漏区79/80和p型源/漏区84/85被在900摄氏度下氮环境 中热处理20分钟。由此硅晶格被矫正，离子注入的掺杂剂杂质被活化。\n利用干法蚀刻去除覆盖层75，通过溅射将钛淀积到所得的半导体 晶格的整个表面上至30纳米。因此不用非晶体化离子注入，钛层86 如图3E所示被分层在整个表面上。\n利用快速热退火，钛层86被加热30秒至650摄氏度，钛与硅发 生反应以产生如图3F所示的硅化钛层。剩余的钛与氮反应，形成氮化 钛层94。\n利用含有氨水和过氧化氢的湿蚀刻剂将氮化钛层94蚀刻掉。如图 3G所示在硅/多晶硅层79，65，80，84，66，85和60c上留下硅化钛 层87到93。硅化钛层87到93被在850摄氏度下快速热退火10秒， 使其电阻率被减小。\n未掺杂硅氧化物被淀积在所得的半导体晶格的整个表面上，形成 一个硅氧化物层95。硼磷硅玻璃，磷硅玻璃或硼磷硅玻璃被淀积在未 掺杂硅氧化物层95上，形成一个夹层绝缘层96。夹层绝缘层96被热 处理以增加其密度。未掺杂硅氧化物层95和夹层绝缘层96作为一个 整体构成了一个夹层绝缘结构97。\n钛层86以与硅/多晶硅层自对准的方式被转变为硅化钛层87到 93，硅化钛层87到93和硅/多晶硅层形成了自对准硅化物结构。\n作为将从上述的说明中所能理解的，光刻胶离子注入掩模76/81 防止无源区60c被重掺杂离子注入n型掺杂剂杂质和重掺杂离子注入p 型掺杂剂杂质离子注入，快速热退火在无源区60c上生长了厚硅化钛 层93。由此，即使硅化钛在生长之后被加热，硅化钛也不会被严重地 凝结，夹层绝缘层97被严密地粘合在硅化钛层87到93上。 第二实施例\n图4A到4D显示了实施本发明的另一个工艺顺序。第二实施例所 实施的工艺一直到图3D所示的半导体结构的完成都很相似，层和区被 标注了相同的参考字符以指示了图3D中所对应层和区而不再作详细 说明。\n一旦用于N沟道型场效应晶体管和P沟道型场效应晶体管的LDD 结构完成，砷便如图4A所示以3.0×1014cm-2的剂量在30KeV的加速能 量下不用任何的离子注入掩模被分别地离子注入进n型源/漏区79上 非晶态硅层100到106，栅电极65，n型源/漏区80，p型源/漏区85 和p型单晶体无源区60c。非晶态硅层100到106为30纳米深，被期 望用来促进硅和钛之间的反应。尽管砷被离子注入进p型源/漏区84/85 和p型栅电极66，p型掺杂剂浓度如此之高以致于砷不能将源/漏区 84/85和栅电极66转变为n型。\n接着，利用干法蚀刻将覆盖层75蚀刻掉，通过溅射在整个表面上 淀积钛至30纳米厚，钛形成了一个钛层107，非晶态硅层100到106 如图4B所示与钛层107保持接触。\n所得的半导体结构被放置在氮环境中，利用快速热退火被加热30 秒至650摄氏度。钛与非晶态硅层100到106发生反应，以与n型源/ 漏区79，n型栅电极65，n型源/漏区80，p型源/漏区84和p型栅电 极64，p型源/漏区85和单晶体无源区60c分别自对准的方式产生硅化 钛层108到114。剩余的钛被转变为一个氮化钛层115。所得的半导体 结构如图4C所示。\n利用含有氨水和过氧化氢的湿蚀刻剂将氮化钛层115蚀刻掉。在 硅/多晶硅层79，65，80，84，66，85和60c上留下硅化钛层108到 114。硅化钛层108到114被在850摄氏度下快速热退火10秒，使其 电阻率被减小。\n未掺杂硅氧化物被淀积在所得的半导体结构的整个表面上，形成 一个硅氧化物层116。硼磷硅玻璃，磷硅玻璃或硼磷硅玻璃被淀积在未 掺杂硅氧化物层116上，形成一个夹层绝缘层117。夹层绝缘层117 被在840摄氏度下热处理以增加其密度。未掺杂硅氧化物层116和夹 层绝缘层117作为一个整体构成了一个夹层绝缘结构118。\n作为将从上述的说明中所能理解的，非晶态硅层106促进了硅和 钛之间的反应，快速热退火在无源区60c上生长了一层厚硅化钛层 114，其防止了n型掺杂剂杂质被离子注入进n型杂质区77/78中和p 型掺杂剂杂质被离子注入进p型杂质区82/83中。由此，即使硅化钛 在生成之后被加热，硅化钛也不会被严重地凝结，使得夹层绝缘层118 被严密地粘合在硅化钛层108到114上。\n尽管本发明的特殊实施例已被图示和说明了，但应该为那些技术 熟练者所清楚的是可以在不背离本发明的精神和范围的情况下作出多 种变化和修正。\n例如，对p型杂质区的离子注入可以在对n型杂质区的离子注入 之前进行。\n用于轻掺杂n型区68/69的n型掺杂剂杂质和用于轻掺杂p型区 71/72的p型掺杂剂杂质可以被离子注入进无源区60c中，因为其剂量 是重掺杂区的离子注入的剂量的1/10到1/100。\n单晶体硅和单晶体硅可以用另一种杂质或另一种IV族的元素如 硅非晶体化。