存储结构及其制作方法

发明专利有效专利

申请号：
CN201810209625.7
IPC分类号：H01L27/11578;H01L27/11551;H01L27/11521;H01L27/11568
申请日期：
2018-03-14
申请人：
武汉新芯集成电路制造有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	存储结构及其制作方法
申请号	CN201810209625.7	申请日期	2018-03-14
法律状态	授权	申报国家	中国
公开/公告日	2018-08-24	公开/公告号	CN108447869A
优先权	暂无	优先权号	暂无
主分类号	H01L27/11578 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L27/00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件（其零部件入H01L 23/00，H01L 29/00至H01L 51/00；由多个单个固态器件组成的组装件入H01L 25/00）〔2，8〕 H01L27/02 包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的〔2〕 H01L27/04 其衬底为半导体的〔2〕 H01L27/10 在重复结构中包括有多个独立组件的〔2〕 H01L27/105 包含场效应组件的〔5〕 H01L27/112 只读存储器结构的〔5〕 H01L27/115 电动编程只读存储器；其多步骤制造方法〔5，2006.01，2017.01〕 H01L27/11563 具有电荷俘获栅极绝缘层的，例如，MNOS，NROM〔2017.01〕 H01L27/11578 以三维布置为特征的，例如，单元胞在不同的高度层〔2017.01〕	IPC分类号	H;0;1;L;2;7;/;1;1;5;7;8;;;H;0;1;L;2;7;/;1;1;5;5;1;;;H;0;1;L;2;7;/;1;1;5;2;1;;;H;0;1;L;2;7;/;1;1;5;6;8查看分类表>
申请人	武汉新芯集成电路制造有限公司	申请人地址	湖北省武汉市东湖开发区高新四路18号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	武汉新芯集成电路制造有限公司	当前权利人	武汉新芯集成电路制造有限公司
发明人	何佳;霍宗亮;夏志良;隋翔宇;陆智勇;龚睿;洪培真;刘藩东;吴娴
代理机构	上海思微知识产权代理事务所（普通合伙）	代理人	屈蘅;李时云

摘要

本发明公开了一种存储结构及其制作方法，所述制作方法包括：提供一形成有沟槽的半导体结构；形成一多层薄膜层，所述多层薄膜层包括在所述半导体结构的顶部、所述沟槽的侧壁和底部的表面形成的第一介质层、覆盖所述第一介质层的电子储存层、以及覆盖所述电子储存层的第二介质层；刻蚀部分所述多层薄膜层，保留所述沟槽侧壁的多层薄膜层，并至少暴露出部分所述沟槽底部的所述电子储存层；去除所述沟槽底部的所述电子储存层。本发明通过去除所述沟槽底部的所述电子储存层，可以防止在所述沟槽底部的所述电子储存层中出现电子储存的现象，提高存储结构的性能。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供