薄膜半导体集成电路

发明专利无效专利

申请号：
CN200410032243.X
IPC分类号：H03K19/003;H03K19/094
申请日期：
1995-05-19
申请人：
株式会社半导体能源研究所

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	薄膜半导体集成电路
申请号	CN200410032243.X	申请日期	1995-05-19
法律状态	权利终止	申报国家	暂无
公开/公告日	2005-01-05	公开/公告号	CN1560998
优先权	暂无	优先权号	暂无
主分类号	H03K19/003 ? IPC结构图谱： H 电学 H9 电学 H03 基本电子电路 H03K 脉冲技术（脉冲特性测量入G01R；用脉冲调制正弦波振荡的入H03C；数字信息的传输入H04L；利用对振荡周期进行计数或积分来检定两个信号相位差的鉴别器电路入H03D 3/04；与发生器类型无关的或者并非特指的电子振荡发生器或脉冲发生器的自动控制、起振、同步或稳定入H03L；编码、一般译码或代码转换入H03M）〔4〕 H03K19/00 逻辑电路，即，至少有两个输入作用于一个输出的（用于应用模糊逻辑的计算机系统的电路入G06N 7/02）；倒向电路 H03K19/003 提高可靠性的改进〔3〕	IPC分类号	H;0;3;K;1;9;/;0;0;3;;;H;0;3;K;1;9;/;0;9;4查看分类表>
申请人	株式会社半导体能源研究所	申请人地址	日本神奈川县厚木市变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	株式会社半导体能源研究所	当前权利人	株式会社半导体能源研究所
发明人	河崎祐司;小山润
代理机构	中国专利代理（香港）有限公司	代理人	张志醒

摘要

在由薄膜晶体管(TFTS)构成的半导体集成电路中，通过在至少包括一个P-沟型TFT的电路和至少包括一个N-沟型TFT的电路之间设置传输门电路，P-沟道型TFT或者N-沟道型TFT构成非门，或与非门电路。N-沟道型TFT接地。用设置的传输门电路，或P-沟道或N-沟道型TFT产生电压降，因而，减少了接地的N-沟道型TFT的漏电压，并使N-沟道型TFT的漏区附近的电场减弱。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供