闪存装置中漏电流及程序干扰的减少

发明专利无效专利

申请号：
CN200780014937.2
IPC分类号：G11C16/10;G11C16/12;G11C16/34;G11C5/14
申请日期：
2007-04-05
申请人：
斯班逊有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	闪存装置中漏电流及程序干扰的减少
申请号	CN200780014937.2	申请日期	2007-04-05
法律状态	权利终止	申报国家	中国
公开/公告日	2009-05-13	公开/公告号	CN101432822
优先权	暂无	优先权号	暂无
主分类号	G11C16/10 ? IPC结构图谱： G 物理 G9 G部其他 G11 信息存储 G11C 静态存储器（基于记录载体和换能器之间的相对运动而实现的信息存储入G11B；半导体存储器件入H01L，例如一般脉冲技术入H03K，例如，电子开关入H03K17/00） G11C16/00 可擦除可编程序只读存储器（G11C 14/00优先）〔5〕 G11C16/02 电可编程序的〔5〕 G11C16/06 辅助电路，例如，用于写入存储器的（一般入G11C 7/00）〔5〕 G11C16/10 编程或数据输入电路〔7〕	IPC分类号	G;1;1;C;1;6;/;1;0;;;G;1;1;C;1;6;/;1;2;;;G;1;1;C;1;6;/;3;4;;;G;1;1;C;5;/;1;4查看分类表>
申请人	斯班逊有限公司	申请人地址	美国加利福尼亚州变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	赛普拉斯半导体公司	当前权利人	赛普拉斯半导体公司
发明人	K-T·常;T·瑟盖特
代理机构	北京戈程知识产权代理有限公司	代理人	程伟;王锦阳

摘要

一种依照本发明的范例实施例配置的闪存系统(300)使用虚拟接地阵列架构(302)。于程序化操作期间，用负衬底偏压来偏压目标内存单元(706)，以减少或消除漏电流，否则该漏电流可能传导通过该目标内存单元(706)。该负衬底偏压亦藉由在位线(BL2)下方将空乏区(714)延伸得更深而减少于邻接目标单元的单元(708)中之程序干扰的发生，该位线(BL2)对应于目标装置之漏极。该负衬底偏压于验证操作(程序验证、软程序验证、擦除验证)期间亦可施加于目标内存单元(706)，以减少或消除漏电流，否则该漏电流于验证操作期间可能引出错误。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供