基于FPGA的有限域乘法器的优化设计方法

发明专利无效专利

申请号：
CN200510041816.X
IPC分类号：--
申请日期：
2005-03-21
申请人：
西安电子科技大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	基于FPGA的有限域乘法器的优化设计方法
申请号	CN200510041816.X	申请日期	2005-03-21
法律状态	撤回	申报国家	暂无
公开/公告日	2005-08-24	公开/公告号	CN1658200
优先权	暂无	优先权号	暂无
主分类号	暂无	IPC分类号	暂无查看分类表>
申请人	西安电子科技大学	申请人地址	陕西省西安市太白*** 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	西安电子科技大学	当前权利人	西安电子科技大学
发明人	徐朝军;王新梅
代理机构	陕西电子工业专利中心	代理人	王品华;黎汉华

摘要

本发明公开了一种基于FPGA的有限域乘法器的优化设计方法。该方法是将有限域乘法器中可用单个4－LUT实现的逻辑函数确定为7种形式，按照一定步骤实现对有限域乘法器的优化。首先，根据有限域的生成多项式，求出有限域乘法器的矩阵形式，并初始化中间变元的集合；然后，反复搜索矩阵Z中的元素所含有的公共逻辑函数，引入一个新的中间变元，用该新的中间变元表示所述逻辑函数的输出变元，并更新矩阵Z；最后，搜索出优选的可用单个4－LUT实现的逻辑函数，将这些逻辑函数分解成一系列的可用单个4－LUT实现的逻辑函数，并更新矩阵Z和中间变元的集合，最终得到优化的基于FPGA的有限域乘法器。具有关键路径短、时延小的优点，可用于需要快速、灵活的有限域乘法器电路的设计。

一种膜丝阻断胶添加设备

实用新型

基于FPGA的有限域乘法器的优化设计方法

在售专利 早买早用

在售专利早买早用