具有多层超结结构的绝缘体上硅LDMOS器件制作方法

发明专利无效专利

申请号：
CN201010234273.4
IPC分类号：H01L21/336;H01L29/78;H01L29/06
申请日期：
2010-07-22
申请人：
中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	具有多层超结结构的绝缘体上硅LDMOS器件制作方法
申请号	CN201010234273.4	申请日期	2010-07-22
法律状态	权利终止	申报国家	中国
公开/公告日	2010-12-15	公开/公告号	CN101916729A
优先权	暂无	优先权号	暂无
主分类号	H01L21/336 ? IPC结构图谱： H 电学 H9 电学 H01 基本电气元件 H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G 9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中半导体器件的使用见该应用的小类）〔2〕 H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备〔2，8〕 H01L21/02 半导体器件或其部件的制造或处理〔2，8〕 H01L21/04 至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层〔2〕 H01L21/18 器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料〔2，6，7〕 H01L21/334 制造单极型器件的台阶式工艺〔5〕 H01L21/335 场效应晶体管〔5〕 H01L21/336 带有绝缘栅的〔5〕	IPC分类号	H;0;1;L;2;1;/;3;3;6;;;H;0;1;L;2;9;/;7;8;;;H;0;1;L;2;9;/;0;6查看分类表>
申请人	中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司	申请人地址	上海市长宁区长宁路865号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国科学院上海微系统与信息技术研究所,上海新傲科技股份有限公司	当前权利人	中国科学院上海微系统与信息技术研究所,上海新傲科技股份有限公司
发明人	程新红;何大伟;王中健;徐大伟;宋朝瑞;俞跃辉
代理机构	上海光华专利事务所	代理人	李仪萍

摘要

本发明公开了一种具有多层超结结构的绝缘体上硅LDMOS器件的制作方法，该方法采用SOI衬底对顶层硅的一部分进行离子注入形成第一层超结结构；然后在形成有至少一层超结结构的SOI衬底上制备外延层，利用与制作第一层超结结构相同的工艺条件制作另一层超结结构，且使上下层超结结构的n型柱区和p型柱区交错排列，得到至少由两层超结结构组成的多层超结结构；之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构，且上下两层超结结构的p/n型柱区交错排布，能够进一步提高p/n型柱区间的接触面积，且不会带来显著的副作用，保证器件的抗击穿能力比传统的超结LDMOS更高。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供