加载中...
首页专利查询专利详情

*来源于国家知识产权局数据,仅供参考,实际以国家知识产权局展示为准

具有多层超结结构的绝缘体上硅LDMOS器件制作方法

发明专利无效专利
  • 申请号:
    CN201010234273.4
  • IPC分类号:H01L21/336;H01L29/78;H01L29/06
  • 申请日期:
    2010-07-22
  • 申请人:
    中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司
著录项信息
专利名称具有多层超结结构的绝缘体上硅LDMOS器件制作方法
申请号CN201010234273.4申请日期2010-07-22
法律状态权利终止申报国家中国
公开/公告日2010-12-15公开/公告号CN101916729A
优先权暂无优先权号暂无
主分类号H01L21/336IPC分类号H;0;1;L;2;1;/;3;3;6;;;H;0;1;L;2;9;/;7;8;;;H;0;1;L;2;9;/;0;6查看分类表>
申请人中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司申请人地址
上海市长宁区长宁路865号 变更 专利地址、主体等相关变化,请及时变更,防止失效
权利人中国科学院上海微系统与信息技术研究所,上海新傲科技股份有限公司当前权利人中国科学院上海微系统与信息技术研究所,上海新傲科技股份有限公司
发明人程新红;何大伟;王中健;徐大伟;宋朝瑞;俞跃辉
代理机构上海光华专利事务所代理人李仪萍
摘要
本发明公开了一种具有多层超结结构的绝缘体上硅LDMOS器件的制作方法,该方法采用SOI衬底对顶层硅的一部分进行离子注入形成第一层超结结构;然后在形成有至少一层超结结构的SOI衬底上制备外延层,利用与制作第一层超结结构相同的工艺条件制作另一层超结结构,且使上下层超结结构的n型柱区和p型柱区交错排列,得到至少由两层超结结构组成的多层超结结构;之后再制作体区、栅区、源区、漏区和体接触区完成器件。该方法通过外延及离子注入技术形成多层超结结构,且上下两层超结结构的p/n型柱区交错排布,能够进一步提高p/n型柱区间的接触面积,且不会带来显著的副作用,保证器件的抗击穿能力比传统的超结LDMOS更高。

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供