含环形缓冲存储器的数据处理装置

暂无

技术领域\n本发明涉及含环形缓冲存储器的数据处理装置，目的是允许访问此环形 缓冲存储器的电路以不同速率工作。本发明特别地应用于以包形式传输数字 数据的系统，例如，诸如DVB(数字视频广播)的数字电视发送和接收系统。\n背景技术\n数字电视接收器包括一个接收和解调部件和一个实际信息处理部件。接 收部件输出的数据通常采用给定长度的二进制字的包形式。现在，当从接收 部件传输数据包时信息处理部件没有必要以同样的速率处理数据包：处理速 率可以比接收速率大的多。环形缓冲存储器置于两部件之间，这使接收部件 的写操作和处理部件的读操作去耦，两部件中的每一个非同步地工作。\n使环形缓冲存储器容量最小而具有相关的系统特性需要探索。\n发明内容\n本发明的目的是提供一种含环形缓冲存储器的数据处理装置，该环形缓 冲存储器在把长度为L的数据包写入所述环形缓冲存储器的第一电路与自 所述环形缓冲存储器读取数据包的第二电路之间，特征包括：\n用于所述环形缓冲存储器的写指针，\n根据包起始检测将所述指针复位为零的装置，\n环形缓冲存储器容量等于四舍五入为下一个整数的L/n，这里n是一个 大于或等于2的整数。\n根据特定实施例，将所述指针复位为零的装置包括把包起始同步字与接 收到的数据比较的比较器。\n根据特定实施例，如果在写入数据包至所述环形缓冲存储器的操作启动 后指定的时间间隔内未启动从所述环形缓冲存储器的读操作，依照本发明的 装置包括重新初始化第二电路的装置。\n本发明的其他特征与优点，通过描述由附图表述的特殊非限定实施例来 表达。\n附图说明\n图1表示卫星数字电视接收器的框图；\n图2示出根据实施例与数据包大小相关的环形缓冲存储器。\n具体实施方式\n图1表示数字电视解码器的框图。该解码器有一个连接到低噪声频率转 换器的调谐器1，低噪声频率转换器转换由抛物面天线接收的信号。调谐器 能够获得基带调制信号，基带调制信号可由解调器/纠错器2解调和修正。 根据本实例，纠错器为REED-SOLOMON型。在框2的输出端有数字信号。 由这一信号传输的数据流包括称作传输包、具有188字节固定长度的数据 包。包的结构在标准ISO/IEC 13818-1至ISO/IEC 13818-3中有描述，通 常称视听(Video和Audio)MPEG II系统。例如，本文中考虑了例如显示不同 包中数据域的类型与长度的MPEG II系统的附件F。\n解调器和纠错器2向具有FIFO堆栈结构的同步环形缓冲存储器3写入。 数据处理部件(标号4等)以其自己的步调从环形缓冲存储器读数据。信号分 离器电路4具有滤波器用于对以包方式接收的某些类型预定数据的出现发 出信令。数据类型，例如音频、视频、存取控制数据等，由识别字示踪并经 滤波器与某些预定字比较。根据滤波结果，包或包段输送到合适的应用解码 器上。\n信号分离器4由微控制器5控制，微控制器一方面写到信号分离器的内 部寄存器并管理一个特别包含可改编程的滤波器的RAM存储器6。信号分 离器4依据待滤波的二进制字选址此RAM存储器，并由此读出滤波结果。 这种滤波器在法国专利申请FR95 02348中有详细描述。\n应用解码器包括一个视频MPEG II解码器8和一个音频MPEG II解码 器9，例如，它们是由SGS Thomson生产的集成电路实现的。用于芯片卡 11的接口10也连接到信号分离器4上，信号分离器4传送与该卡特定地址 有关的芯片卡接入控制管理数据，以及授权信息，由此信息该卡确定解除传 输所需的控制字。接口10与卡11之间的通信协议符合标准ISO 7186-3。 “图文电视”还原电路12将以分离包形式从视频信号中的视频数据传输的 图文电视数据还原。根据本实施例，“图文电视”电路是一种如在法国专利 申请FR94 08195中描述的电路。\n信号分离器与应用解码器，芯片卡接口和“图文电视”电路共享RAM7 的资源。缓冲器分配到不同的电路中。信号分离器将数据暂时储存在其中， 这些数据随后由这些电路读出。\nMPEG II系统传输包具有188字节长度。FIFO环形缓冲存储器3的容 量选择取决于这一数值。因此，为了经济，人们寻找使用容量小于整个包大 小的FIFO。\nFIFO环形缓冲存储器3由一个写地址指针和读地址指针管理。当指针 到达环形缓冲存储器的末端，它们自动复位为零。就本实施例而言，指针构 成了环形缓冲存储器3的一个整体部分。\n根据以下约束来选择环形缓冲存储器的容量：当包的末端写在给定地址 时，该地址与开始写入一个包的地址的距离应最大。这就能够使信号分离器 4在由于写入下一包而擦除此环形缓冲存储器数据之前从该环形缓冲存储器 中读出数据可用的时间最长。\n根据本实施例，环形缓冲存储器的大小为63字节。它对应数据包大小 的三分之一，如果包的大小被3除不能除尽，它四舍五入为最近的整数。\n图2显示了将一个典型包写入环形缓冲存储器3的方法，即被写的包不 中断。通过变换零地址，包的写入从固定的地址开始。当解调器和纠错器电 路2发送一个数据确认信号，而它的上升沿在传输包开始或中断系统操作之 后发信令，写指针复位至零。确认信号也被传输到信号分离器的元件，以便 向它通知可以读包。\n在第一遍(位1)期间，写下包的前面63字节，在环形缓冲存储器末端写 指针回到零地址。同样的方法，在第二遍期间写下随后的63字节。在第三 遍期间，在环形缓冲存储器的倒数第二个地址写下包的结束，在为写下一包 而将写计数器复位为零之前留下一个空余字节。\n因此，与环形缓冲存储器容量相关，优化了包的最后一个字节与下一包 的第一字节间的距离。\n在包结束或系统中断(错误数据、电源故障，等等)后，读指针复位至零， 则随后包的起始地址被固定在零地址。\n根据变形实施例，如果信号分离器在写包开始后的一定数目的时钟周期 没能开始读环形缓冲存储器，将产生一个再初始化信号分离器的信号。这一 信号迫使信号分离器开始处理正在进行中的包，再初始化的作用将使信号分 离器从任何非正常状态退出。这一变型能够快速地获得信号分离器与写入环 形缓冲存储器的数据的同步。因此，由电路2向电路4发出的数据确认信号 仅仅通知后者有新的包存在，但没有迫使它立即考虑这一新数据包。视情况 而定，这就允许电路4完成对先前包的处理。在本实施例的框架内，当写了 包的前面58字节而没有开始读时，将产生一个再初始化信号。\n很显然，本发明并不仅仅限于实施例描述中给出的数值。特别地，用于 确定与数据包大小有关的存储器容量的除数可能不是3。在这种情况下，取 决于这个系数是否为包大小的除数，四舍五入为下一个整数也就不必要了。