一种DC-DC芯片电压稳定优化电路

1.一种DC‑DC芯片电压稳定优化电路，包括降压芯片U1，其特征在于：降压芯片U1的2脚连接有用于有效吸收尖峰电压和降压芯片U1输出稳定的第三电容C3，第三电容C3的另一端连接FB端，第三电容C3的另一端与FB端之间连接有5V输出端，降压芯片U1的8脚连接有12V/
24V输入端。
2.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的型号为CX8517。
3.根据权利要求2所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的2脚连接有电感L1, 电感L1的一端连接于5V输出端。
4.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的2脚和3脚之间并联有第二二极管D2。
5.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的2脚和3脚之间并联有第二电解电容EC2。
6.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的2脚和3脚之间并联有第二电容C2。
7.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述5V输出端还串联有第三电阻R3和第四电阻R4，第三电阻R3和第四电阻R4之间的公共端与FB端相连接。
8.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的8脚连接有第一二极管D1和第一电解电容EC1，第一二极管D1和第一电解电容EC1相串联，降压芯片U1的8脚和7脚之间并联有第一电容C1。
9.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的8脚和6脚之间并联有第二电阻R2。
10.根据权利要求1所述一种DC‑DC芯片电压稳定优化电路，其特征在于：所述降压芯片U1的8脚和5脚之间并联有第一电阻R1。

一种DC‑DC芯片电压稳定优化电路\n技术领域\n[0001] 本实用新型涉及吊电源电路技术领域，具体是一种DC‑DC芯片电压稳定优化电路。\n背景技术\n[0002] 在DC‑DC的电路应用中，同一电路，不同品牌的芯片，在不同的电压输入环境，输出的电压出现尖峰现象，例如车载冰箱案例，在使用汽车电池供电时，由于汽车发动机开启，发动机启停等使用环境，由于频繁电压波动，导致电压输出的后端出现器件损坏现象。\n发明内容\n[0003] 本实用新型的目的在于克服上述的技术问题而提出一种优化稳定电压，在使用不同品牌芯片同样有效，减少产品不良的DC‑DC芯片电压稳定优化电路。\n[0004] 本实用新型描述的一种DC‑DC芯片电压稳定优化电路，包括降压芯片U1，降压芯片U1的2脚连接有用于有效吸收尖峰电压和降压芯片U1输出稳定的第三电容C3，第三电容C3的另一端连接FB端，第三电容C3的另一端与FB端之间连接有5V输出端，降压芯片U1的8脚连接有12V/24V输入端。\n[0005] 具体进一步，所述降压芯片U1的型号为CX8517。\n[0006] 具体进一步，所述降压芯片U1的2脚连接有电感L1, 电感L1的一端连接于5V输出端。\n[0007] 具体进一步，所述降压芯片U1的2脚和3脚之间并联有第二二极管D2。\n[0008] 具体进一步，所述降压芯片U1的2脚和3脚之间并联有第二电解电容EC2。\n[0009] 具体进一步，所述降压芯片U1的2脚和3脚之间并联有第二电容C2。\n[0010] 具体进一步，所述5V输出端还串联有第三电阻R3和第四电阻R4，第三电阻R3和第四电阻R4之间的公共端与FB端相连接。\n[0011] 具体进一步，所述降压芯片U1的8脚连接有第一二极管D1和第一电解电容EC1，第一二极管D1和第一电解电容EC1相串联，降压芯片U1的8脚和7脚之间并联有第一电容C1。\n[0012] 具体进一步，所述降压芯片U1的8脚和6脚之间并联有第二电阻R2。\n[0013] 具体进一步，所述降压芯片U1的8脚和5脚之间并联有第一电阻R1。\n[0014] 本实用新型的有益效果：本电路通过降压芯片U1的2脚连接有用于有效吸收尖峰电压和降压芯片U1输出稳定的第三电容C3，起到优化稳定电压，在使用不同品牌芯片同样有效，减少产品不良。\n附图说明\n[0015] 本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。\n[0016] 图1是本实用新型的电路图。\n具体实施方式\n[0017] 下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。\n[0018] 如图1所示，本实用新型描述的一种DC‑DC芯片电压稳定优化电路，包括降压芯片U1，降压芯片U1的2脚连接有用于有效吸收尖峰电压和降压芯片U1输出稳定的第三电容C3，第三电容C3的另一端连接FB端，第三电容C3的另一端与FB端之间连接有5V输出端，降压芯片U1的8脚连接有12V/24V输入端。\n[0019] 本电路通过降压芯片U1的2脚连接有用于有效吸收尖峰电压和降压芯片U1输出稳定的第三电容C3，起到优化稳定电压，在使用不同品牌芯片同样有效，减少产品不良。其中第三电容C3的容值为33nF，使DC‑DC取样点稳定，降压芯片U1输出稳定，以便减少后端电路损坏，本优化点适用于不同品牌的pin对pin芯片，同样有效。另外，FB端为电压取样点，本电路主要针对12V/24V降压至5V的应用。\n[0020] 具体进一步，所述降压芯片U1的型号为CX8517。降压芯片U1的参数为5V/3.5A。\n[0021] 具体进一步，所述降压芯片U1的2脚连接有电感L1, 电感L1的一端连接于5V输出端。电感L1的参数为47UH/3A，电感L1用于.限流、滤除高频干扰信号源。\n[0022] 具体进一步，所述降压芯片U1的2脚和3脚之间并联有第二二极管D2。第二二极管D2起到半整流的作用。\n[0023] 具体进一步，所述降压芯片U1的2脚和3脚之间并联有第二电解电容EC2。所述降压芯片U1的2脚和3脚之间并联有第二电容C2。第二电解电容EC2和第二电容C2组成提升容抗能力，来限制最大工作电流。第二电解电容EC2的参数值为220uF/16V, 第二电容C2的参数值为104。\n[0024] 具体进一步，所述5V输出端还串联有第三电阻R3和第四电阻R4，第三电阻R3和第四电阻R4之间的公共端与FB端相连接。第三电阻R3和第四电阻R4组合，起到限制作用，避免电压波动而影响电压取样点。第三电阻R3的阻值为10K，第四电阻R4阻值为3.3K。\n[0025] 具体进一步，所述降压芯片U1的8脚连接有第一二极管D1和第一电解电容EC1，第一二极管D1和第一电解电容EC1相串联，降压芯片U1的8脚和7脚之间并联有第一电容C1。第一二极管D1的一端连接有DCIN端，第一二极管D1起到导向的作用，第一电解电容EC1的参数为47uF/50V。第一电容C1的参数为105。\n[0026] 具体进一步，所述降压芯片U1的8脚和6脚之间并联有第二电阻R2。所述降压芯片U1的8脚和5脚之间并联有第一电阻R1。第二电阻R2和第一电阻R1用于保护降压芯片U1的作用。第一电阻R1的阻值为100K，第二电阻R2的阻值为19.1K。\n[0027] 上述的内容仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本实用新型的保护范围之内。