数据路径的修复方法、FPGA电路、FPGA电路设计装置

发明专利有效专利

申请号：
CN202010681872.4
IPC分类号：G06F30/394;G06F30/392;G06F30/34;G06F30/3312
申请日期：
2020-07-15
申请人：
深圳市紫光同创电子有限公司

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	数据路径的修复方法、FPGA电路、FPGA电路设计装置
申请号	CN202010681872.4	申请日期	2020-07-15
法律状态	实质审查	申报国家	中国
公开/公告日	2020-11-13	公开/公告号	CN111931453A
优先权	暂无	优先权号	暂无
主分类号	G06F30/394	IPC分类号	G;0;6;F;3;0;/;3;9;4;;;G;0;6;F;3;0;/;3;9;2;;;G;0;6;F;3;0;/;3;4;;;G;0;6;F;3;0;/;3;3;1;2查看分类表>
申请人	深圳市紫光同创电子有限公司	申请人地址	广东省深圳市南山区粤海街道高新区社区高新南一道015号国微研发大楼401 变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	深圳市紫光同创电子有限公司	当前权利人	深圳市紫光同创电子有限公司
发明人	谢鑫;雷阳;夏炜
代理机构	深圳市智圈知识产权代理事务所（普通合伙）	代理人	周献

摘要

本申请实施例提供了一种数据路径的修复方法、FPGA电路、FPGA电路设计装置，涉及FPGA电路设计技术领域，可增大数据信号的延时，避免因违例时序电路影响FPGA电路的功能。该数据路径的修复方法，包括：当FPGA电路中的时序路径为违例时序路径时，重新对所述时序路径中的至少一条内部连线进行迭代布线，以延长所述时序路径的长度，直至所述时序路径修复成功或达到预设迭代次数；其中，所述FPGA电路包括多个布线单元，每个所述内部连线为一个所述布线单元中的一条连线。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供