一种制备PCB电路用抗电磁干扰屏蔽器件的方法

暂无

一种制备PCB电路用抗电磁干扰屏蔽器件的方法\n技术领域\n[0001] 本发明涉及一种制备PCB电路用抗电磁干扰屏蔽器件的方法。\n背景技术\n[0002] PCB(印刷电路板)电路广泛应用于工业、交通、军事、航天等各方面，渗透于国民经济的各领域，PCB电路工作的可靠性直接影响到电子设备的安全稳定运行。增强PCB电路的工作可靠性，提高电路在复杂电磁环境下的抗电磁干扰能力，提高电路的电磁兼容设计研究和实际应用水平，是目前电路设计领域研究的重点和难点(如极高频电路的电磁抗干扰设计)。\n[0003] 现有的应用于PCB电路的抗电磁干扰的设计方法主要有以下三种：一是提高PCB电路元件(如IC集成芯片)本身的抗干扰工作能力，二是考虑PCB电路系统的设计布局对于电路板工作的影响；三是电磁屏蔽技术的采用。对于电磁屏蔽技术在PCB电路电磁兼容设计中的应用，现有方法为，一是采用金属壳体，对PCB电路设备外的其它电磁干扰源进行屏蔽；二是对工作在高频下的PCB电路，其电路板信号线布线的上面再覆盖一层金属薄层布线，对下层的信号线进行屏蔽保护；三是某些集成IC芯片经常采用的方法，在IC芯片的顶部(或其它位置)覆盖金属箔层，对芯片内部进行保护；四是电路板外的信号线经常采用屏蔽线，应用金属线网对信号线进行保护。\n[0004] 分析上述屏蔽措施，可知屏蔽措施采用的器件，一是硬质金属壳体和箔层，厚度大致在数十微米至几毫米之间，二是信号屏蔽线采用的绝缘层和信号线之间的金属线。其不足之处在于：①采用的屏蔽壳体、箔层和线若为不导磁钢、铜、锡、铝等磁导率很低的材料，其屏蔽效果对于高频电磁干扰源较好，对工频、低频电磁干扰源较差，对静态磁场干扰源几乎没有屏蔽效果。②采用的屏蔽壳体若为导磁钢、铁等高磁导率的材料，其对于高频、工频、低频电磁干扰源和静态磁场干扰源等均有屏蔽效果，但是该屏蔽壳体由硬质导磁材料制成，一般仅使用于PCB电路设备的外壳，对于PCB电路板元件级的复杂屏蔽结构，该方法无法应用。采用双布线箔层对于PCB下层信号线进行屏蔽保护，上箔层布线采用的一般是铜、锡及其导电合金，一般不采用高导磁率的钢、铁等材料。PCB集成IC芯片上采用的屏蔽箔为铜，一般也不采用高导磁率的钢、铁等材料。③信号屏蔽线的屏蔽层采用的若是铜线，其对低频电磁干扰源和静态磁场干扰源屏蔽效果较差或没有屏蔽效果。\n[0005] 因此当PCB电路元件暴露在低频电磁干扰源和静态磁场干扰源的情况时，元件的电磁屏蔽效果较差，将影响PCB电路的正常工作，降低电路的工作可靠性。另一方面，随着永磁等磁性材料在PCB电路设计中越来越多的应用(如PCB板用永磁电机)，在PCB板上的静态磁场及低频磁场会对其他元件的工作产生更多的不利影响。因此需要采取措施，开发新型结构的适用于PCB元件的屏蔽器件，进一步提高PCB电路的抗电磁干扰能力，提高可靠性。\n发明内容\n[0006] 综合目前PCB电路抗电磁干扰的现状，本发明从下述两方面入手进一步提高PCB电路的电磁兼容性能：(1)采用柔性导磁材料，将高导磁率材料和芯片电磁屏蔽设计相融合，利用磁特性进一步提高芯片在低频和静态磁场干扰下的电磁屏蔽效果；(2)从结构设计入手，开发新型结构屏蔽器件，增加屏蔽设计的灵活性和适用对象的广泛性。基于上述思想，本发明提出了一种采用柔性导磁材料制备PCB电路用抗电磁干扰屏蔽器件的方法，所制得的屏蔽器件可针对PCB电路具有不同抗电磁干扰屏蔽的结构，进一步提高PCB电路的抗干扰性能，增强电路工作的可靠性。\n[0007] 为达到以上目的，本发明是采取如下技术方案予以实现的：\n[0008] 一种制备PCB电路用抗电磁干扰屏蔽器件的方法，其特征在于，包括如下步骤：\n[0009] 1)采用柔性高导磁材料作为PCB电路用电磁屏蔽器件的材料；\n[0010] 所述柔性高导磁材料包括铁镍软磁合金、铁钴软磁合金和铁镍基非晶软磁材料，\n3 5\n相对磁导率为10 ～10 数量级；\n[0011] 2)将步骤1)中铁镍软磁合金或铁钴软磁合金采用拉拔工艺，加工成单根线径为\n0.05mm～0.5mm柔性导磁线材，然后经压接或焊接工艺制成平面二维结构或空间三维结构的电磁屏蔽器件；包括以下几种：\n[0012] a.二维多芯排线结构，\n[0013] b.二维平面网格结构，\n[0014] c.三维空间网格结构；\n[0015] 或者将步骤1)中的铁镍软磁合金、铁钴软磁合金之一采用浇铸工艺，直接加工成所述三维空间网格结构的电磁屏蔽器件；\n[0016] 或者将步骤1)中的铁镍软磁合金、铁钴软磁合金之一轧制加工成厚度为0.05mm～\n0.2mm导磁薄片，然后采用冷冲压成型工艺制成三维空间帽状结构的电磁屏蔽器件；\n[0017] 或者先将厚度为0.1-0.5mm塑料膜片热压成型为所述三维空间帽状结构的基体，然后在该基体的里面或外面采用真空镀膜工艺镀上一层厚度为0.001-0.05mm的步骤1)所述铁镍基非晶软磁材料导磁膜，形成三维帽状屏蔽器件。\n[0018] 3)将步骤2)制得的二维结构的电磁屏蔽器件应用于制备PCB电路板上信号布线、信号排线的外层抗电磁干扰屏蔽网；电感线圈、含有永磁材料元件的外层抗电磁干扰屏蔽网罩；将步骤2)制得的三维空间网格结构的电磁屏蔽器件应用于制备PCB电路中集成IC芯片外层的抗电磁干扰屏蔽网罩；将步骤2)制得的三维空间帽状结构的电磁屏蔽器件应用于制备PCB电路中微处理器、单片机的外层抗电磁干扰封闭屏蔽罩。\n[0019] 上述步骤1)所述的铁镍软磁合金可采用的牌号为1J76、1J46；铁钴软磁合金可采用的牌号为1J22；铁镍基非晶软磁材料的化学式为Fe40Ni38Mo4B18。\n[0020] 本发明提出的制备PCB电路用抗电磁干扰屏蔽器件的方法，将柔性导磁材料和PCB电磁屏蔽设计相结合，具有突出的实质性优点，其主要体现在：一是采用的柔性导磁材料，既具有机械变形能力，又具有高导磁率，易于设计成各种屏蔽结构，可提高PCB电磁屏蔽器件设计的多样性和结构的灵活性，促进新型结构创新。二是不但可对高频电磁干扰源进行屏蔽，还可对工频电磁干扰源及静态磁场干扰源进行有效屏蔽。\n附图说明\n[0021] 图1为本发明采用柔性导磁材料制成的多芯排线结构屏蔽器件结构图。\n[0022] 图2为本发明采用柔性导磁材料制成的网格屏蔽器件结构图。其中图2(a)为二维平面网格屏蔽结构；图2(b)为三维网格屏蔽结构。\n[0023] 图3为本发明采用柔性导磁材料制成的三维帽状屏蔽器件结构图。\n具体实施方式\n[0024] 以下结合附图和具体实施例对本发明作进一步的详细说明。\n[0025] 实施例一\n[0026] 如图1所示，采用柔性导磁材料铁镍软磁合金1J76，相对磁导率为8000，用拉拔的方法制备成基本导磁单元1，该基本导磁单元1为线径0.2mm的单根柔性导磁长线材，采用并行结构，将8根基本导磁单元1的线材平行排列，两端部用接线端子2采用压接的工艺方法与8根基本导磁单元1的固定在一起，形成完整的多芯排线结构屏蔽器件。该结构屏蔽器件可用于制备PCB电路板上并行信号PCB布线或排线的外层抗电磁干扰屏蔽网，根据实际需要，也可任意改变并行的基本导磁单元1数量。\n[0027] 实施例二\n[0028] 如图2(a)所示，采用柔性导磁材料铁镍软磁合金1J46，相对磁导率为2500，采用拉拔工艺制备成基本导磁单元1，该基本导磁单元1为线径0.3mm的单根柔性导磁长线材，用6根上述柔性导磁长线材沿经向，6根上述柔性导磁长线材沿纬向，按照经纬方向排列，在经纬柔性导磁线材相交的节点位置焊接，形成二维平面网格结构的屏蔽器件。用该结构屏蔽器件可制备PCB电路中电感线圈的外层抗电磁干扰屏蔽网罩。\n[0029] 实施例三\n[0030] 如图2(b)所示，采用柔性导磁材料铁镍软磁合金1J46，相对磁导率为2500，在图\n2(a)二维网格屏蔽结构基础上，采用5面该二维网格结构，用焊接工艺制成方形立体结构的三维网格屏蔽器件，基本导磁单元1的线径为0.4mm。图2(b)三维网格屏蔽器件也可以直接采用铁镍软磁合金用模具立体浇铸成型，采用浇铸方法时首先用模具钢制成三维网格屏蔽器件的模型，模具钢外涂隔热层，浇铸时将熔融的液态铁镍软磁合金挤压进入三维模具，经冷却后可得挤压浇铸的三维网格屏蔽器件。为改善其力学性能，浇铸成型的三维网格屏蔽器件还需进行退火处理。由于网格结构的灵活性，根据实际需要，可任意组合构成圆形及其它形状的三维网格结构屏蔽器件。用该结构屏蔽器件可制备PCB电路中集成IC芯片外层的抗电磁干扰屏蔽网罩。由于三维网格结构的5个面同图2(a)相同，1个面是敞开的，可以将PCB电路的IC芯片或其它电磁元件置入该三维网格屏蔽器件中。\n[0031] 实施例四\n[0032] 如图3所示，采用柔性导磁材料铁钴软磁合金1J22，相对磁导率为3000，首先轧制成厚度为0.1mm的薄片，采用冷冲压成型工艺做成三维空间帽状结构，也可分别成型下半部球形、上半部圆柱形，上半部和下半部之间采用焊接连接，最上部的圆柱一端敞开，形成一面开口的帽状屏蔽器件，以便将PCB电路的电磁元件置入三维层状屏蔽器件中。上述帽状屏蔽结构的几何尺寸和形状可根据实际需要变化。用该结构屏蔽器件可制备PCB电路中微处理器、单片机的外层抗电磁干扰封闭屏蔽罩。\n[0033] 实施例五\n[0034] 如图3所示，首先采用厚度为0.1mm聚酰亚胺塑料膜片热压成型为如实施例四的三维空间帽状结构基体，然后在该帽状基体的里面或外面采用真空蒸镀镀膜工艺镀上一层厚度为0.001-0.05的铁镍基非晶软磁Fe40Ni38Mo4B18导磁膜，蒸镀镀膜时用气相冷凝-5\n法，采用电子枪加热铁镍基非晶软磁Fe40Ni38Mo4B18，在真空(10 Pa)条件下，使气相合金Fe40Ni38Mo4B18原子沉积在基体上，形成三维帽状屏蔽器件。该结构屏蔽器件也可用于制备PCB电路中微处理器、单片机的外层抗电磁干扰封闭屏蔽罩。