低温的掺杂后活化工艺

1.一种半导体装置的制造方法，包括下列步骤：
在基板(10)之上形成栅极电极(24)，以及于该栅极电极(24)和该基 板(10)之间形成栅极氧化物(16)；
其后，在该基板(10)之内植入掺杂物(44)以在接近该栅极电极(24) 的该基板(10)上形成源极/漏极区(40、42)；
施行激光热退火以活化该源极/漏极区(40、42)；
在该源极/漏极区(40、42)之上沉积镍(46)；
在350到500℃的温度下对该源极/漏极区(40、42)上的该镍(46)施 行退火；以及
形成配置于该源极/漏极区(40、42)上的硅化镍层(48)。
2.如权利要求1所述的半导体装置的制造方法，其中，沉积在该 源极/漏极区(40、42)之上的该镍(46)具有8到20纳米的厚度。
3.如权利要求1所述的半导体装置的制造方法，还包括下列步骤：
在邻近该栅极电极(24)的该基板(10)上形成源极/漏极延伸区(30、 32)；以及
形成邻近该栅极电极(24)的侧墙间隔区(36、38)。
4.如权利要求3所述的半导体装置的制造方法，其中，该源极/ 漏极延伸区(30、32)具有5到30纳米的深度。
5.如权利要求1至4中任一项所述的半导体装置的制造方法，其 中，该源极/漏极区(40、42)具有40到100纳米的深度。
6.如权利要求1至4中任一项所述的半导体装置的制造方法，其 中，该形成源极/漏极区(40、42)的步骤对该基板(10)的一区域进行非晶 体化。
7.如权利要求6所述的半导体装置的制造方法，其中，该以激光 热退火活化源极/漏极区(40、42)的步骤使非晶体化区熔化，但未使结 晶硅熔化。
8.如权利要求1至4中任一项所述的半导体装置的制造方法，其 中该半导体装置是为MOSFET装置。

技术领域\n本发明是有关于半导体装置的制造，尤有关于一种可防止掺杂物 (Dopant)去活化(Deactivated)的后激光退火工艺(Post-Laser Anneal Processes)。\n背景技术\n在过去数十年间，半导体工业由于使用半导体技术以制造小型、 高整合的电子装置，而经历了一场工业革命，而目前最普遍使用的半 导体技术是以硅为基础。至目前已经有许多种类的半导体装置被制造 出来，这些半导体装置并在许多规则中具有各种用途。一种以硅为基 础的半导体装置是为金属氧化物半导体(Metal-Oxide-Semiconductor， MOS)晶体管。由于MOS晶体管是为大部份现代电子装置的基本建构 块的一，因此非常重要的是，当增加MOS晶体管的性能且降低制造成 本时，变可使这些电子装置有改善的性能和较低的成本。\n典型的MOS半导体装置通常包含一半导体基板，而于该半导体基 板上配置栅极电极。该栅极电极是作为导体，其可接收输入信号以控 制该装置的操作。通常在基板的邻近栅极电极的区域上，藉由对该区 域掺杂具有预期的导电性的掺杂物，以形成源极区和漏极区。而该掺 杂区的导电性是取决于用以掺杂该区域的不纯物的型式。典型的MOS 晶体管具有对称性，因此，源极和漏极可互相交换。一区域不论是作 为源极或漏极，通常都取决于个别所被施加的电压和装置被制造的型 式。于此，使用集合式名词”源极/漏极区”以一般性地描述活性区域 (Active Region)，其中该活性区域是用以形成源极或漏极。\nMOS装置依据用以形成源极、漏极和信道区的掺杂物型式，通常 可归类为两组群的一。该两组群通常称为n信道和p信道装置。根据 在横向电场中所产生的信道导电性型式可判别该信道的型式。例如， 在n信道MOS(NMOS)装置中，在横向电场下的信道导电性是为结合n 型式不纯物(例如砷(Arsenic)或磷(Phosphorous))的导电性。相反地，在 横向电场下，p信道MOS(PMOS)的信道是结合p型式不纯物(例如硼 (Boron))。\n一种通常称为MOS场效应晶体管(MOSFET)的装置，包含形成于 半导体基板上的栅极区或电极下方，且介于漏极区和源极区间的信道 区。通常将该信道轻微地掺杂一掺杂物，其中该掺杂物和源极/漏极区 具有相反的导电性型式。通常以绝缘层使栅极电极和基板分离，该绝 缘层通常为例如二氧化硅的氧化物层。该绝缘层是用以防止电流在栅 极电极和源极、漏极或信道区间流动。在操作时，通常于源极和漏极 端点间产生一电压。当施加一输入电压于栅极电极时，在信道区会建 立一横向电场。藉由变化该横向电场，而得以调整信道区在源极和漏 极区间的传导性。以此方式，利用电场以控制电流流过信道区。\n半导体业界正持续地努力改善MOSFET装置的性能当中。制造次 微米(Sub-micron)线宽(Feature)装置的能力可因为，例如，减少劣化性 能的电阻和寄生电容，而使性能明显地提升。经由在数个半导体制造 程序上的进步，而可达成次微米线宽。例如，在光刻技术 (Photolithography)中更为精密的曝光镜头的发展，以及更灵敏的光阻材 料的使用，使得在光阻层中可常规性地达成次微米线宽。此外，更先 进的干蚀刻(Dry Etching)工具和工艺的发展使得光阻层上的次微米影 像可成功地被转换为MOSFET结构所使用的基本材料(Underlying Material)。\n当MOSFET的尺寸收缩时，有效栅极长度的减少需要有相称的源 极/漏极区的垂直连接深度(Vertical Junction Depth)的缩减。源极/漏极区 的连接深度的降低是为了降低短信道效应(Short Channel Effect)。\n当MOSFET的源极区和漏极区间的距离(亦即，实体信道长度)减 少时，为了增加电路速度和复杂度，必须也降低源极/漏极区的连接深 度以防止不需要的源极/漏极与基板的连接电容。然而，这些较小连接 深度的获取却考验目前工艺技术的能力，例如，使用快速热退火 (Thermal Annealing)的活化退火的离子植入法(Ion Implantation)的能力。 快速热退火技术通常包含在植入后，于高密度热灯源下对硅晶圆加热。 植入或掺杂程序会在硅基板上产生非晶体结构(Amorphitizes)，而使用 活化退火可使非晶体化的硅区再结晶。\n由于快速热退火的限制，使激光热退火被业界所应用，尤其用于 极浅的连接深度上。可在掺杂物的离子植入后执行激光热退火，其中 该激光热退火包含以激光对掺杂区域进行加热。激光射线对曝光硅区 快速地加热，使该硅区开始熔化。熔化的硅中的掺杂物扩散性约为8 阶等级高于固态硅中的扩散性。因此，在熔化的硅中的掺杂物可几近 均匀地分布，而该扩散则几近正好停止于液态/固态的交界。在加热硅 后为快速冷却的步骤以固化硅，而此工艺容许非平衡(Non-equilibrium) 的掺杂物活化程序，其中在该非平衡的掺杂物活化程序中，硅内的掺 杂物浓度高于硅的固态溶解度极限。有利的是，该工艺容许极浅的源 极/漏极区，其中该极浅的源极/漏极区所具有的电阻值约为由传统快速 热退火工艺所获得的电阻的十分的一。\n然而，该工艺中所存在的一问题为：随后的高温工艺可能导致源 极/漏极区中的掺杂物被去活化。当自晶格(Lattice)点中移除掺杂物时， 该掺杂物即被去活化，而掺杂物的去活化通常发生于高于700℃的温 度，而此温度会在例如快速热退火的工艺中发生。因此，需要一种改 善的掺杂后活化工艺以防止掺杂物去活化。\n发明内容\n本发明的具体实施例提供一种可减少掺杂物的去活化的半导体装 置的制造方法，以满足上述及其它需求。该方法包括：在基板上形成 栅极电极，以及在栅极电极和基板间形成栅极氧化物；在基板上形成 源极/漏极延伸区(Extensions)；形成第一和第二侧墙(Sidewall)间隔区 (Spacer)；在基板内植入掺杂物以在基板上邻接侧墙间隔区处形成源极 /漏极区；实行激光热退火以活化源极/漏极区。随后在源极/漏极区上沉 积一层镍，并以低温退火以减少掺杂物去活化且在源极/漏极区上形成 硅化镍层。\n在本发明的另一态样中，源极/漏极延伸区可具有约5至30纳米的 深度，而源极/漏极区可具有约40至100纳米的深度。此外，形成硅化 镍时的温度是为约350至500℃。\n由下述的详细说明中，本领域技术人员可轻易地知道本发明的其 它优点。其中，在本说明书中，仅以例举实行本发明的预期较佳型式 的方式，仅显示及描述本发明的较佳实施例。应了解本发明可有其它 及不同的实施例，而其数个细节在各个明显面上可具有不同的变型， 且仍不脱离本发明的范围。因此，本说明书中的图标和描述是用以例 释本发明，而非用以限制本发明。\n附图说明\n所附图标中具有参考标号，其中，有相同标号指定的组件代表全 文中类似的组件。\n第1A至1I图是为图标依据本发明的实施例的结合使用低温硅化 工艺和激光热退火活化工艺的MOS制造方法的各连续阶段的显示图。\n具体实施方式\n本发明针对并解决由于高温的掺杂后活化工艺(例如快速热退火) 所造成的掺杂物去活化问题。部份是藉由使用激光热退火以活化源极/ 漏极区来达成此目的，其中该激光热退火之后是低温硅化形成工艺。 尤指，藉由在源极/漏极区上铺设一镍层并随后施以低温加热炉退火 (Fumace Anneal)，以在活化的源极/漏极区上形成硅化镍。该温度高到 足够可产生硅化镍，但也低到足够可极小化在源极/漏极区内的掺杂物 去活化作用。\n本发明的一实施例如第1A至1I所示。首先，提供一硅基板，不 过，该基板可由适合集成电路制造的任何材料形成。然而，在本发明 的一态样中，该基板是由具有<100>晶体定位方向(Crystallographic Orientation>并轻微地掺杂n型式或p型式的不纯物的单晶硅 (Single-Crystal Silicon)所形成。使用例如场式氧化物(Filed Oxide)或浅 绝缘沟(Shallow Isolation Trench)的绝缘结构在硅基板上分隔各个MOS 装置。\n举例而言，可藉由湿蚀刻技术的各向同性蚀刻(Isotropic Etch)或干 蚀刻技术的各向异性蚀刻(Anisotropic Etch)形成浅绝缘沟。其后，在沟 内沉积一氧化物。也可形成一场式氧化物以替代浅绝缘沟。通常在温 度为约850至1050℃的高温氧气中，由热氧化作用形成场式氧化物。 可使用一图样化、抗氧化的屏蔽(Mask)以防止非绝缘装置区的氧化。 在形成场式氧化物后，再藉由习知的技术，例如用于氮化硅屏蔽的热 磷酸或用于垫式氧化物(Pad Oxide)屏蔽的缓冲氢氟酸(Buffered Hydrofluoric Acid)，以移除该屏蔽。\n在第1A图中，一栅极氧化物16，其是包括氧化硅，是例如在约 700至1000℃的温度的高温氧气环境中，使用热氧化作用而形成于基 板10的上方表面上。栅极氧化物16可具有约3到20纳米的厚度，但 并非限定于此。在沉积栅极氧化物16后，于栅极氧化物16之上形成 栅极电极。\n栅极电极的形成通常包括在栅极氧化物16的上方表面，例如在约 600到800℃的温度下，藉由低压化学气相沉积(LPCVD，Lower Pressure Chemical Vapor Deposition)法沉积一未经掺杂的复晶硅(Polysilicon)18 的覆盖层。复晶硅层18可具有约50到500纳米的厚度，但并非限定 于此。随后可将复晶硅层18植入氮离子，如箭号20所示。该植入的 氮离子可用以例如延迟硼原子的扩散。该氮离子的植入可为约5×1014 到5×1015dopants/cm2的份量，以及约20至200KeV的能阶。\n在第1B图中，蚀刻栅极氧化物16的诸上层以形成栅极电极。栅 极的蚀刻程序通常包括：在复晶硅层18上形成光阻22，而藉由一光刻 系统而选择性地照射该光阻22，其中在该光刻系统中，例如分步重复 光学投影系统(Step and Repeat Optical Projection System)，将水银蒸气 灯产生的紫外光投射透过第一光罩(Reticle)和聚焦镜片，以获得第一影 像图样。然后该光阻22即被显影，并将光阻22经照射的部份予以移 除，以于光阻22中提供开口。该开口可曝露复晶硅层18的部份区域， 而藉以定义栅极电极。\n在第1C图中，施加一蚀刻工艺，通常为各向同性式蚀刻，以移除 复晶硅层18暴露的部份以与门极氧化物16于其下的部份。在蚀刻后， 复晶硅层18的残留部份即为具有对向垂直侧墙26、28的栅极电极24。 栅极电极24于侧墙26、28间的宽度可为约50至250纳米，但并非限 定于此。\n在第1D图中，将光阻22剥除，并以离子植入法形成轻度掺杂 (Slightly Doped，LDD)的源极/漏极延伸区30、32，如箭号34所示。若 想要NMOSFET，则该离子植入可为n型式掺杂物，例如砷或磷。若 想要PMOSFET，则该离子植入可为p型式掺杂物，例如硼。掺杂程序 的植入能量和份量的例举范例分别在2到20KeV以及5×1014和3× 1015dopants/cm2之间。在基板10内紧邻着侧墙26、28处形成源极/漏 极延伸区30、32，并自对准(Self-Align)于栅极电极24。在植入后，可 实施退火工艺以活化源极/漏极延伸区30、32，并使延伸区再结晶。或 者是，也可在源极/漏极区形成后再实施该退火工艺。通常而言，源极/ 漏极延伸区30、32自硅基板10表面向下延伸约5到30纳米的深度。\n在第1E图中，在源极/漏极延伸区30、32的植入程序后形成侧墙 间隔区36、38。侧墙间隔区36、38的形成程序包括在基板10上覆盖 沉积一间隔材料。该间隔材料可为氮化硅或其它材料，例如电浆加强 氧化物(Plasma-Enhanced Oxide，PEOX)或四乙氧化硅烷 (Tetraethoxysilane)。在覆盖沉积后，施以各向异性蚀刻工艺，其可移除 侧墙间隔区36、38之外的间隔材料，其中侧墙间隔区36、38是紧邻 着栅极电极24的侧墙26、28并于基板10之上。\n在形成侧墙间隔区36、38后，藉由第二次离子植入形成重度掺杂 (Heavily Doped，HDD)或中度掺杂(Moderately Doped，MDD)的源极/漏 极区40、42，如箭号44所代表。该源极/漏极区40、42形成于基板10 之内，并延伸通过紧邻于侧墙间隔区36、38的源极/漏极延伸区30、 32。将侧墙间隔区36、38作为屏蔽，以防止源极/漏极延伸区30、32 的部份被重度掺杂。掺杂程序的植入能量和份量的例举范例分别在10 到60KeV以及1×1014和5×1014dopants/cm2之间。源极/漏极区40、 42的掺杂程序使硅非晶体化，其必须随后施以再结晶化以活化该源极/ 漏极区40、42。\n在第1F图中，在源极/漏极区40、42的植入程序后，使用激光热 退火工艺以活化这些区域。激光所施加的能量，以箭号70代表，可液 化基板10至源极/漏极区40、42的期望深度。可提供该能量的激光的 一范例为空间均匀式(Spatially Homogenized)308nm XeCl脉冲激光，但 是本发明并非限定于此，且激光的能量和功率可依照不同的应用而变 化。通常而言，源极/漏极区40、42自硅基板10表面向下延伸约40 到100纳米的深度。\n在硅于约30至100奈秒后熔化后，将硅于约1微秒内快速地冷却， 则会晶体同轴化地(Epitaxially)再生成硅。如此，由植入工艺所造成的 损害会被移除。于表面的激光能量通量(Fluence)会决定产生于表面的熔 化持续时间，而该熔化持续时间则相关于最大熔化深度。熔化时间和 熔化深度间的关是相关于激光束的时序变化曲线(Temporal Profile)。若 于工艺中可量测激光的峰高全幅值(Full Width Height Maximum， FWHM)和表面熔化持续时间，则可精确地控制连接深度。在能量通量 中需要相对较大的改变以产生最大熔化深度中的较小改变。份量是由 总熔化时间所控制。而总熔化时间可藉由变换激光脉冲的数目及/或能 量而予以变化。举例而言，由308纳米激生分子(Excimer)激光在9Hz 的重复率下，约750mJ/cm2至1.3J/cm2的通量范围会导致范围为20 至150纳米的连接深度。\n激光射线的通量范围可由约50mJ/cm2一路延伸至约1.3J/cm2。然 而，由于非晶硅以相较结晶硅的较高速率吸收能量，因此可控制激光 通量使熔化仅至硅被非晶体化的深度。举例而言，可使用约400mJ/cm2 的通量以熔化非晶硅，但不会熔化结晶硅。\n在第1G图中，在产生源极/漏极区40、42后，形成硅化镍。该工 艺包括在基板10的栅极电极24和源极/漏极区40、42之上覆盖沉积一 镍层46。一可沉积镍层46的例举范例为使用镍靶材的物理气相沉积 (Physical Vapor Deposition，PVD)。镍层46的厚度可为约8至20纳米， 并以约12至18纳米为最佳。\n在第1H图中，藉由单阶热退火工艺将镍层46转换为硅化镍48， 其中该退火工艺导致基板10的源极/漏极区40、42上的硅或门极电极 24上的硅和镍层46反应，而形成硅化镍层48。通常在氮气环境中， 于约350至500℃的温度，施行该热退火工艺约30至60秒。该热退火 工艺宜为加热炉退火工艺，但并非限定于此。有助益的是，由于在低 温下进行该热退火，因此于源极/漏极区40、42内的掺杂物的去活化可 减到最低。\n在第1I图中，将侧墙间隔区36、38上的未反应镍层46予以移除。 例如，可使用湿化学蚀刻移除该未反应镍层46。相对硅化物48而言， 湿化学蚀刻可展现对未反应金属46的高选择性。在本发明目前的实施 例中，该蚀刻是于约100℃的温度下，使用硫酸和过氧化氢的混合物 H2SO4∶H2O2(3∶1)和去离子水。在3∶1比率下，镍的移除速率约为1,000纳 米/分。\n藉由在以激光热退火活化的源极/漏极区上形成硅化镍，使源极/ 漏极区被施以低后活化温度的加热炉退火工艺。有助益的是，该低温 工艺可减少于源极/漏极区内的掺杂物的去活化。\n可应用传统的材料、方法和设备而实行本发明。因此，类似材料、 方法和设备的细节并未于此详细提出。在上述的说明中，为了提供本 发明的全盘了解而提出许多特定的细节，例如特定的材料、结构、化 学品、工艺等。然而，应了解不须定诉诸该提出的特定细节即可实行 本发明。而在其它例子中，并未详细描述众知的工艺结构以免非必要 地模糊本发明。\n在本揭示中仅显示及描述本发明的较佳实施例以及其多样变型中 的仅少数范例。应了解，在于此所述的本发明概念的范畴内，本发明 可在各种其它组合和环件下使用，且本发明可具有变化或变型。