一种基于内存缓存技术的多核系统容错方法

发明专利有效专利

申请号：
CN201110093904.X
IPC分类号：G06F11/14
申请日期：
2011-04-14
申请人：
中国人民解放军国防科学技术大学

基础信息

权利要求

说明书

PDF全文

法律信息

引证文献

著录项信息

专利名称	一种基于内存缓存技术的多核系统容错方法
申请号	CN201110093904.X	申请日期	2011-04-14
法律状态	授权	申报国家	暂无
公开/公告日	2011-08-10	公开/公告号	CN102147755A
优先权	暂无	优先权号	暂无
主分类号	G06F11/14 ? IPC结构图谱： G 物理 G0 仪器 G06 计算；推算；计数 G06F 电数字数据处理（基于特定计算模型的计算机系统入G06N） G06F11/00 错误检测；错误校正；监控（在基于记录载体和传感器之间的相对运动而实现的信息存储中的错误检测、校正或监控所用的方法或装置入 G11B 20/18；监控，即，监控记录或重现的进程入G11B 27/36；静态存储中所用的方法或装置入G11C29/00）〔1，4，2006.01〕 G06F11/07 响应错误的产生，例如，容错〔7〕 G06F11/14 用运算中的冗余作数据的错误检测或校正，例如，通过采用导致相同结果的不同运算序列（G06F 11/16优先）〔3〕	IPC分类号	G;0;6;F;1;1;/;1;4查看分类表>
申请人	中国人民解放军国防科学技术大学	申请人地址	湖南省长沙市开福区德雅路109号变更专利地址、主体等相关变化，请及时变更，防止失效
权利人	中国人民解放军国防科学技术大学	当前权利人	中国人民解放军国防科学技术大学
发明人	易会战;李春江;黄春;杨灿群;赵克佳;杜云飞;彭林;陈娟;王锋;左克
代理机构	国防科技大学专利服务中心	代理人	郭敏

摘要

本发明公开了一种基于内存缓存技术的多核系统容错方法，目的是解决检查点过程中对I/O资源的突发性需求，减少检查点操作的时间。技术方案是部署并行计算机系统时为每个并行任务部署一个帮助线程，操作系统中的系统容错模块将计算线程的中间运行状态保存到内存，帮助线程将内存的中间运行状态保存到磁盘I/O系统。当应用程序出现错误情况下，帮助线程和统容错模块使用保存的中间运行状态恢复应用程序运行。本发明利用现有并行计算机丰富的CPU和内存资源，实现了计算和容错的并行，显著降低了系统级检查点的容错时间，提高了I/O磁盘系统的稳定性。

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有引用任何外部专利数据！

序号	公开(公告)号	公开(公告)日	申请日	专利名称	申请人
该专利没有被任何外部专利所引用！

我浏览过的专利

专利服务由北京酷爱智慧知识产权代理公司提供